|
商周出版一本書: π型人:職場必勝成功術,,
" Q) f- T5 C4 z: ]- ]裡面提到「「π型人」的方法,讓你在最短時間內,選擇適合自己的第二專長,並與第一專長融合,發揮一加一大於二的威力,帶你安然度過景氣寒冬,成功迎接春天的到來。」
8 @0 `5 L# I6 T7 s/ C- T$ d0 v0 N, [! B
在IC Layout世界裡, 小弟的解釋為: & b7 i: h \2 t& b J( H4 Q: R
IC Layout工程師,除了提升本身IC LAYOUT的技能外,(平常多閱讀國外期刊,美國佈局專利或進修等..)
4 A/ ]# Z3 V% [1 W. }' z( n另外再學習和本身工作的前、後,也就是上下游相關的知識.
/ Q5 S% c! @! ^( I( {例如:IC設計和 晶圓製程或 CP測試
/ j' L( T7 t$ H
% o1 X. f3 j5 I/ S- O(??? 有人一定會問我,IC LAYOUT 學IC設計和測試做啥?)
d$ T; @8 ? i- H6 i隨著製程演進, IC Layout在舊製程不存在的問題, 在前瞻製程未必不會碰到,
' X6 b' r: X2 h8 B: F4 N7 Y4 k: M2 { m
學習IC設計並不是要超越IC Designer,而是為了能更清楚的溝通電路設計理念,; S+ c! p( |$ r) k* a3 _
學習晶圓製程或CP(Wafer sort)也不是要成為製程或測試工程師,,
8 _% }# O/ O2 ] ]% f/ X P2 y而是要了解自己的佈局在台積電裡面會怎麼跑, I/O PAD的擺放對CP(Wafer Sort)測試結果有沒有影響,或是可以最佳化! C9 [5 q4 C$ o
當然公司或Fab一定會有舊的Rule可以依循, 但是Rule為什麼要這麼定通常了解不深(因為太忙了..沒空想那個)
9 B, `+ O" y) Y0 N
) U3 R5 v# j5 Y {1 L G% Z, u所以試著了解上下游合作的工程師在做什麼,, 辛苦一陣子,,- l) u7 S* c1 ~ j8 {. M7 c
必然可以脫離 「像是在 做工ㄉ感覺得,, 」
6 h9 O) E' l1 }0 C( l7 C' l) g- }6 g
共勉之~ |
|