|
我對這問題的理解如下:9 M% Q( X' T3 H
( ]9 N7 _( T1 h
1.
" D) d% Z; [* O/ c/ x1 B ]% ^CMOS製程 我們做出來的電路 如果正常工作 電流應該是會在 substrate 基底的表面流動.....
3 ]# v+ H- T3 h) p5 V比方一個 反相器 如果正常工作時 不是PMOS開 NMOS關 就是NMOS開 PMOS關
% P! Q% W! D4 G. P如果哪天 NMOS PMOS 都開, 那這個反相器 就無法正常工作了 (已經沒有反相的效果) # ?, e" y+ B5 p0 O* m
輸出 OUT 那一點 PMOS NMOS的電流在 Fighting. 此時 電流正是從 VDD流到 VSS去... V& h8 ^1 L/ \9 H
* M- [/ I* v( `3 e3 Y# w) e2. 我原本預期電流只會在基底的表面流動.
0 p1 V9 T' ]+ _ 但只要LATCH-UP現象一發生 電流卻會在 基底 底下 由 VDD 流到 VSS.... (正常電流流動在1F, 此時LATCH-UP, 電流是在B2或B3跑)
5 l3 ~- B- A+ L8 S5 U (這是我不想要發生的效應,只要一發生所有邏輯電路都不能正常工作了...). \" J4 b& [* Y. P
其他就麻煩您自己看教科書 SCR電路 等效於 CMOS 剖面圖的 相關說明, Latch-up是個不可逆的效應 只要發生 Chip就會死得不明不白...9 m1 x! B, q P7 v' R8 v4 W& M1 Z
教科書上通常會寫 降低Rwell電阻或是降低寄生BJT Beta去壓制 Latch-up效應, 4 r( `) H% y) T E# T
Layout上常見的作法就是每隔一段距離就要打 contact上去
# X4 m1 S8 S8 g' k# y; t 主旨就是在降低 Rwell電阻.
; B8 Q- k5 ^* { 不然就是要圍 Guard ring或 Double guard ring, 其中一個功用是 讓 SCR等效電路不要出現,自然就不會有 Latch-up的危險.5 o+ H0 H( |/ q7 Q
- A8 o& z6 o& A4 {
如果這些內容有什麼遺漏或有誤的地方,也歡迎大家多補充.9 P3 c' A* `# P) b
0 Z/ a T' O4 J s$ U
[ 本帖最後由 yhchang 於 2008-3-20 08:37 AM 編輯 ] |
|