|
我對這問題的理解如下:, \8 L# B% W; m3 [4 i
+ o+ u) ~4 h7 s- l2 f
1.
8 ?! E! ]/ b' \1 y, Z# sCMOS製程 我們做出來的電路 如果正常工作 電流應該是會在 substrate 基底的表面流動.....* n9 E3 F1 R: z `) E. i
比方一個 反相器 如果正常工作時 不是PMOS開 NMOS關 就是NMOS開 PMOS關; T; e% e M3 G4 {2 d" f/ P9 c9 @
如果哪天 NMOS PMOS 都開, 那這個反相器 就無法正常工作了 (已經沒有反相的效果) 6 A$ y9 f& p9 D1 _7 b
輸出 OUT 那一點 PMOS NMOS的電流在 Fighting. 此時 電流正是從 VDD流到 VSS去...
5 l, R4 b( d& r4 \% C/ I2 ^( C5 M% S& @* L# s
2. 我原本預期電流只會在基底的表面流動.
/ I: U3 F- I7 S) ] {* z: _4 ^ 但只要LATCH-UP現象一發生 電流卻會在 基底 底下 由 VDD 流到 VSS.... (正常電流流動在1F, 此時LATCH-UP, 電流是在B2或B3跑)7 U& `' t; P9 L8 n- t
(這是我不想要發生的效應,只要一發生所有邏輯電路都不能正常工作了...)# g2 C4 k; t4 ^1 Z7 E. `
其他就麻煩您自己看教科書 SCR電路 等效於 CMOS 剖面圖的 相關說明, Latch-up是個不可逆的效應 只要發生 Chip就會死得不明不白...; P# Q4 j; n$ M# D3 _, o
教科書上通常會寫 降低Rwell電阻或是降低寄生BJT Beta去壓制 Latch-up效應, 0 w# ~, `9 h1 I4 w; Y) F
Layout上常見的作法就是每隔一段距離就要打 contact上去
}, x+ r. O$ o' j F9 v 主旨就是在降低 Rwell電阻.% f+ F+ r# `% _: O
不然就是要圍 Guard ring或 Double guard ring, 其中一個功用是 讓 SCR等效電路不要出現,自然就不會有 Latch-up的危險.
6 D6 K5 N( q' s" K7 K+ R
/ ?$ a0 m) C# K9 ~; V2 c如果這些內容有什麼遺漏或有誤的地方,也歡迎大家多補充.5 @# h- f4 h0 h5 `& I* V
$ {5 o. D% c$ p( S* ^/ j2 v7 T% U
[ 本帖最後由 yhchang 於 2008-3-20 08:37 AM 編輯 ] |
|