Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 22890|回復: 15
打印 上一主題 下一主題

[問題求助] 想請問一下設計mos的wenth跟length

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2007-9-15 00:17:02 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
最近一直在模擬paper上的電路,(也清楚了為何電路會這樣接)
$ u, @, f4 t! c7 F0 y- T好比說VCO,PLL的電路
; b, v( n  ?9 {0 ~3 J8 H' S通常你們在設計nmos或pmos的時候,長寬比都怎麼去設計呢
9 a& |# |) s1 v% Z" p& V# K% X8 X如果是以0.18um製成或0.35um的製程來說( W1 q* C# a4 a: z4 Y3 ]/ D
不知道各位專家有沒有什麼建議或指導之類的.....
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂13 踩 分享分享
推薦
發表於 2007-9-19 10:31:31 | 只看該作者
類比的世界  沒有 standard!!2 y& s, M5 @2 ]) a8 k+ G/ f
所有的 width & length 都是依照設計者的需求來設計!!0 A; M% _5 ?3 R  ]2 S
所以  應該沒有人可以告訴你標準答案!!; c# j  O, }7 H! d$ o- t3 \  r6 T
或許  有這麼一條 guide line 叫做  儘量不要用到 min. length/width!!
% X' |! b9 P+ `/ L$ x+ E! d3 O這是考慮到製程變異的時候!!  假如不 care 時  也是可以用的啦!!
0 M6 G$ e5 {( R# G) a& w6 I/ i看你自己的需求唷!!

評分

參與人數 1 +5 收起 理由
monkeybad + 5 Good answer!

查看全部評分

2#
發表於 2007-9-16 18:56:58 | 只看該作者
根据工艺确定Length,然后根据MOS的功率和速度确定wenth。
4#
發表於 2007-9-19 17:04:53 | 只看該作者
L與W跟你的操作電流、頻率盛至跟溫度有關
" X; P3 l+ X) q9 j一般L的不要抓到min值,L大一點可以避掉製程size的變異
' [, J# |1 V. w) i/ s適當的W/L比例控制去抓Veff值比較好
5#
發表於 2007-9-20 16:46:12 | 只看該作者
一般在設計NMOS或PMOS,為了讓MOS在飽和區工作,以所需要的電流(Id),再利用MOS飽和區電流公式Id=1/2 u Cox (W/L)(Vgs-Vt)2來估算W/L的比值,; k2 Y5 D) @  s- g' f8 @0 `
另外,如果是0.35um的製程,表示L最小可以到0.35um,但建議不要用到最小,因為如果製程不穩,L很可能會跑掉,而造成電路Function功能不正常。
6#
發表於 2007-9-21 19:50:54 | 只看該作者
比如W/L=12/60. 和这个20/30。match怎么看
7#
發表於 2007-10-26 13:49:55 | 只看該作者
Sorry, I would say they are total mismatch!
8#
發表於 2007-12-16 19:42:58 | 只看該作者
一般類比電路的書籍(ex:Alan..)都會提到喔,大部分都是以OP當做例子,利用OP的規格去回推MOS的SIZE喔.
9#
發表於 2007-12-16 23:11:09 | 只看該作者
0.35um製程, 應該 L 都用0.35um , W可用10um或是5um,我在學HSPICE都是這樣設定的
. X" x# d3 s9 v6 A* H但還是要看設計者啦
10#
發表於 2008-1-15 14:31:07 | 只看該作者
看是類比還是數位電路,0 o0 V% [! s6 l$ a& n3 D, Y* b; X4 n
類比電路基于match的考慮,一般需要更大的L,* a8 _' N$ f9 l
數位電路基于經濟的考慮,會選取最小的L, 0.35um. 因為數位的處理電平都是0和1.
11#
發表於 2008-1-15 16:55:07 | 只看該作者
2樓的是REVERSE吧...
4 e3 b: ^: X2 Z
4 I6 H2 L! ~" L: W' D+ z) D3 B  c1 |我想還是要以分析來設計1 @( a( L9 o1 `+ `: R

3 `% G! h2 j( a6 y5 h先明白公式,推小信號MODEL6 I# b) p. |! [& [- M1 y7 H0 q

8 I7 n9 }: I9 p- Y6 R應該可更清楚
12#
發表於 2008-1-15 21:09:51 | 只看該作者
類比電路基于match的考慮,一般需要更大的L
9 N/ o1 |& @1 Z% d4 i! C% B' S. U^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^# w, @8 [! v0 _, a7 i' g7 L
基於 製程變異 及 短通道效應 0 t9 N5 K. w: c1 V0 ~  D: O
1 J; m+ l* b+ ^# H  T3 C0 X
先明白公式,推小信號MODEL
7 u1 h7 L: H  t; J' N7 E^^^^^^^^^^^^^^^^^^^^^^: W* ^. c0 Q. M3 c) v  @
20/2 跟 10/1  在數學上是一樣的(忽略2次效應)
* r: u% O0 [' }% J- C! Y但在 hspice 可能是不同的 mos model
13#
發表於 2008-2-12 05:07:41 | 只看該作者
for the 0.35 process L usually is 0.4 in the process datasheet, then you calculate your W according the formula Id=1/2uCox(W/L)Vov*2 usually,But as the other guy said your specification is the first
14#
發表於 2008-3-11 13:36:34 | 只看該作者
Reasonable sizes for lengths of the transistor might be between 1.5 and 2 times the minimum transtor lengh of particular technology.
15#
發表於 2008-4-5 22:02:12 | 只看該作者
一般length都會設計在最小L的2-5倍) F; M3 F; z* L9 e
再看電流來設計wenth
16#
發表於 2008-4-11 15:42:44 | 只看該作者
L大小的選擇和mos的使用有關係
; t: G9 R; o% D% H8 ?有從match的考慮,電壓mos和電流mos
& B8 V3 E7 c" E1 }& h# s- ~# p有從1/fnoise的考慮等等
- A# a. ~" P# [1 ^" A沒有絕對
- m$ O  e/ L- N  z5 @" Ow的選擇主要和vdsat和L大小相關
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-1 08:50 AM , Processed in 0.152519 second(s), 21 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表