Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 252103|回復: 208
打印 上一主題 下一主題

[問題求助] 請教有關調folding_cascode 放大器的訣竅

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2008-5-17 01:46:19 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式

" z; A7 O+ @2 F" L上面是在下正在做的差動放大器,正遇到瓶頸中...冏. k3 T" g" @( @, K5 }
在下初入門,設計跟理論之間有極大的差距.....) m6 Q- R9 q0 @
在下私心的設計方法,讓M1的電流愈大,則GM愈大,M4,M5的電流愈小,則ro愈大,
6 F( {) X& l6 `8 N所以努力調整小Vb1讓|VGS1|的值愈大,調小Vb2讓I5愈小,' J# c$ m) `- Y* X$ h" H4 V
等到M1到了飽和與triode的極限的時候,再調小vb3至適當值6 R! A1 P$ N) v0 o4 e

% C: Q; E. f5 C, k1 X. k增益是有如在下所預測的上升,不過....頂多卻也才達Vout/vd = 120....
2 {8 m. N5 Y- v# I但我的差動放大器想要作為運算放大器用,甚至要運用在regulator上,增益必然要K以上的單位吧(莫名的肯定),0 ?5 H2 ~# z9 P( E- \9 Q
在下使用的是65nm的製程,所以VDD是1.2V,
1 D6 Q* Q5 Z# O而我VCM的值則是固定在0.6V,
7 Y. V6 I9 f0 d+ S/ h1 o! G看別人範例的OP,也都是把VCM固定在VDD的一半,所以在下也有樣學樣,但卻也不知道原因,
3 ]% Y. T( }5 X- _: I
1 L4 w- e2 W' m# j+ S所以有幾個問題跟訣竅想請教各位大大,
! R9 n8 n. _7 }* f' B+ p8 _  h) X. [1.VCM的值真的需要固定在VDD的一半嗎??
8 B# P* A8 G; @% ~+ t3 N/ N' g/ _6 j# e) \2 u3 P* c& [
2.folding cascode的OP,大大的步驟都是什麼?先調整Vb3,在碰Vb1,再調Vb2?然後再考慮是否調寬長比?
& b* N* t6 |' I' }" P) a
# G2 D0 w$ s" K1 e& H6 g- b( Y3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣,之後只調W不碰L....+ D: P! _. G) L
  P+ ]! c& _9 D  P' k9 X; u# }
大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...
4 W& f5 C0 [. R. j. ]$ l希望各位有經驗的大大不吝指教(跪拜)~~
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏2 分享分享 頂131 踩 分享分享
推薦
發表於 2008-5-20 20:35:33 | 只看該作者
有看到香港大學Philip K. T. Mok教授的paper裡面有出現過,
' `* w4 g9 t$ g8 @: P+ `附上他的paper讓大家研究看看。
/ @- m" q7 V# ?- I0 K5 I7 o
遊客,如果您要查看本帖隱藏內容請回復

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
3#
 樓主| 發表於 2008-5-18 13:53:39 | 只看該作者
PO上小弟的hspice好了
5 R% ]! o$ I7 n/ f' s# X***********folding*************; `0 R* d9 N$ R# k
.prot0 k. T! ^, c9 i& S, d! n
.lib 'xxxxx.lib' TT
3 S, W, n; M- I/ Z.unprot
* K; [6 n/ ^1 I2 U& [; N( ~.globle VDD6 X. K5 e' n+ u7 K# ?3 B
.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um
# H( q7 ]  a% h5 p3 I8 k% V. O* d***********description****************
$ J2 X4 M4 U/ E( `6 Y' N*****************# ?/ B5 I: ]9 }! d( Y# |. F( t
VDD vdd gnd! 1.2V
# A6 K! l: O5 t5 n5 u3 H8 J; ~0 K5 R7 p4 c. P0 h4 O% K! D
VB1 vb1 gnd! 0.74v
& a) v8 g( U8 E  j" `VB2 vb2 gnd! 0.4v2 \% h) K! _$ U  q. W
VB3 vb3 gnd! 0.38v3 D8 m% Q& s5 Q+ f9 ?" T4 o
- j! S  ^- h2 Z/ K
VCM vcm gnd! dc 0.6v4 ]; [! q, }9 |
VD vd gnd! DC 0v AC 1v sin(0 0.5 10k)  ]+ }" a! p, `  Z
*VC vc gnd! DC 0V
& X- X  U! a  yEIN+ in+ vcm vd gnd! 0.56 ^6 S, |9 D- ]4 @6 ~, A
EIN- in- vcm vd gnd! -0.5% g; k  }4 P% c; {& P) a' L$ O/ b
*****************
3 s. E9 ^$ g5 x* r# e
- p* N4 R& G- y9 pM1 n1 vb1 vdd vdd xxxx L=Lp W=Wp
, a) Y( X( ?1 z- D( |- g0 @M2 n3 in+ n1 n1 xxxx L=Lp W=Wp1$ a3 `4 t( |# P3 f8 D; a
M3 n2 in- n1 n1 xxxx L=Lp W=Wp15 b3 G( j. f* M; C( [6 J4 d
M4 n4 n4 vdd vdd xxxx L=Lp W=Wp4
" c, I4 f; `. J1 D: v& L$ Q- uM5 nout n4 vdd vdd xxxx L=Lp W=Wp4
; O0 e. y' A- GM6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn34 w: |, Q" E# r$ t" J3 v
M7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3* K4 K! w9 N6 {( X- p# M
M8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn2
% q* X. Z& u" k" t& kM9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn2( R: P, @, [  h. m- \

+ n  K% F3 Q$ \' E***********analysis*************8 J4 x9 M3 ]% Y  v/ D
************output**************
: {( T# l: V( \% e.op
: o/ O7 [3 g* i0 a.option post
! i- x1 c) X9 Z! a- f6 Z% V. f.tf v(nout) vd- v: a1 V, ^: a! P  u
.end: a6 }  J2 V# y; _
/ h- y2 \1 X) H& B/ c4 @8 U
      v(nout)/vd                               = -115.0583
; l+ z0 D4 q$ K3 Q' v7 B  n% W% b# Z      input resistance at             vd       =  1.000e+203 l0 z5 N% y+ I$ E0 C# `3 J
      output resistance at v(nout)             =    1.0725x
0 e+ k! i1 _7 [0 Z; o9 D: _增益只有115.... 要怎麼才能升到1k以上勒??$ V) e7 |0 Z/ j# k& l' n
5 ]1 d9 A; ^$ b
[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]
4#
發表於 2008-5-19 23:28:39 | 只看該作者
one stage op with gain 40dB : I/ l& I$ ]: A# J# ^1 _( N" {! l
差不多極限了
5#
 樓主| 發表於 2008-5-20 00:08:52 | 只看該作者
原來如此...原來是到極限了...- Q$ W9 S, g* t- Y, Q8 ?8 \
因為小弟的解釋跟說明,造成指導老師誤判成後面的部分屬於LDO,6 C, N9 F6 U0 b) Z4 ^* d
結果反而調不出我要的值,9 a, ]) H9 D5 ^& @9 s! Y* D& M  q& E3 h
小弟也跟同學討論了許久,以為會不會那張圖就是整顆OP,所以也開始試著從two-stage的方向下手
5 c- S, ]0 o4 L+ N
8 j, a- O  P' w& R4 i: n6 ?3 T8 i* H' Q. N5 C" z( Y
多虧有vince大大的肯定,小弟才敢放手去做' s: G7 F) v: B' J
1 |; ?7 b1 P' J* L; m8 Z/ k2 B
不過,現在卻又遇到個難題,  f6 z; Z9 _0 V' `) s/ F
電壓值該怎麼調,或者W/L該怎麼分配,
* }5 q& V! {, k才能讓Mdrive的部份便成SATURATION??
# \! n3 {9 v7 ?3 ]+ I4 N4 q調了整整一個下午,linear就是linear,說不變就是不變....: c8 a; B* Q) N6 d2 ~& z
M5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~
6#
發表於 2008-5-20 09:49:38 | 只看該作者
MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話)
- l3 u& h2 J( `7 z) V0 G看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉
  V( {5 V/ c) ?+ }- m你可以調看看
7#
發表於 2008-5-20 11:21:02 | 只看該作者
能不能說明一下regulator的load是什麼?
$ Q  s" E9 b; T6 h因為看起來是IC內部的power1 [7 q( P$ B( v2 h2 x6 U& s
需要多少電流?
1 D: e. V1 K4 {& v$ O; ~4 W" V! Wregulator 的load regulation spec是多少?
$ S- m7 J) w. k0 `" s2 B' x第一級OP bias電流多少?
7 u) F8 u1 N, j! B# C! o9 ~5 I' e這樣比較好提供意見 
8#
發表於 2008-5-20 22:05:47 | 只看該作者
thank you for sharing this material

評分

參與人數 1Chipcoin -3 收起 理由
sjhor -3 敷衍回覆!所有回覆內容都是一樣!!

查看全部評分

9#
 樓主| 發表於 2008-5-21 00:46:38 | 只看該作者
謝謝mbission 大大,所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯,我明天去實驗室試看看。) f( y; a6 X, k/ w5 L  T' P) v  O
謝謝hiyato大大提供的PAPER......
* Z" b; D8 E2 q1 v回vince大大,+ w2 P0 Y! G6 v$ p
load預計是SRAM ARRAY,是作為SRAM的供應電壓用。! q# D. X- n7 n( V2 T' K, Q( Z
剩下的...恩,也不太清楚,似乎是自己設計....
& y5 C& O, c  W所以...就想說先以增益為目標....
% A) F8 ], |& C/ U% Y' N
; n( n% I+ D$ N# ]( @[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]
10#
發表於 2008-5-21 09:46:59 | 只看該作者
有資料可以參考嗎?! S; A/ e  w3 z* j; e
感謝大大們的分享~~~~~~~~~~~~~~`
11#
發表於 2008-5-21 09:50:07 | 只看該作者
output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!* {% Q2 L4 C- H4 [* A
當然會犧牲headroom
12#
發表於 2008-5-21 14:03:22 | 只看該作者
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
, F8 E1 v1 m, g而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)
+ N, U! V2 W. f1 V+ O( w不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住
13#
發表於 2008-5-22 00:14:10 | 只看該作者
1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain: `1 U* R" a% {; _3 ?
   原因是kbgriver所說的  
7 B& V( \# `# _  F1 f0 x3 x2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
4 k0 u% k: }) R1 s0 Q3 [% M   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region
% H) E, W) p3 D; _9 L$ B   做了也是白做
+ w" W! f+ n+ [) a) J" ?9 |3. gain大有他的好處  可是over design只是增加自己的困擾$ E% V' a- P5 {  A& t, r& z
   所以你應該是要去算一下你到底需要多少gain
7 B2 ?9 Q- q1 t9 n( w. F4. 如果你是學生  而這個不是你論文的主要部分 ( }% ~% z$ t2 E3 y; h& G* c
   那我會建議你用更簡單的架構
( q$ V( ?* j6 N0 A0 I( q   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation
/ K" n9 |* w0 C1 {; W   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的) A9 W, i' t. Q$ j7 f2 j0 X% j9 @2 U
5. 你的VCM就是你的Vref 不是1/2 vdd
; }: n' \+ Q9 S, E* U9 M! P# m3 a: o6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了
( n2 A9 |; _7 ]; e# X$ M7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重3 J& E) n, k  ?; [
8. 今天話有點多  不好意思
14#
發表於 2008-5-22 09:03:41 | 只看該作者
XDD) z+ Z( `  V8 k
不會拉,vince大大見解非常的寶貴唷!- f7 P; Z  |2 z" ~9 C
更謝謝finster大為我提供的建議,  C/ U  c8 o- J! n- z4 ^1 u
看到各位大大為我解答,讓我求助無門的情況下感動非常了
+ h' M5 x( ~' B  a恩,我現在就試試各位大大的方法,跟建議,
' |1 m1 a2 f& Q我試完後的結果再跟各位大大報告!
4 |3 H# c  f! Q2 Z謝謝大大們的不吝指教....
8 d5 i* B: G) ^3 t5 S" P! d& z(話說....我的專題老師....可是很強的老師....與其說造成他的誤判,還不如說他因為趕時間,而我的意見又很多,他反而覺得都有可能,只是他傾向試上面的方法...對老師真是萬分抱歉啊)
+ ~' c  R' A2 y% R6 i6 W! }$ k: v
# q; T6 m& M0 y5 I+ [恩恩~~~對喔~~~Md處的地方,看RAZAVI後,就TWO-STAGE來說,應該再底下再接一個NMOS,給他負載,並且提供電流...; d4 I$ D: I- Q* J5 e: j
而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....% X' o) W# k) ]- [& {4 [
除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處,是顆sram...% ^6 U. J" ]9 N: Z, M+ _' t0 X9 |
小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~
" x, x4 b, T: t! e  ^- a4 @2 K9 ^. L* w% Z' }
[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]
15#
 樓主| 發表於 2008-5-22 09:46:01 | 只看該作者
咦?
6 ]: N- l5 L5 ^$ d; b話說剛剛才發現,小弟忘了把同學的帳號登出而po文......  U* L/ a+ Z. v- [- b
(昏頭)
3 a& Y% e$ C# E. w1 H5 R. h抱歉抱歉...." a1 q' c% e& H3 O9 T0 `( u
finster大大說的....是指沒有MD和MC時的設計嗎??
( v4 _9 B4 j* r$ G# w2 l7 m恩...那應該是我的寬長比設計的問題了...
, [4 z0 A0 j& [% Z我重新再重推做一次...
( ~. p, ?8 [8 E% y# N1 f
" T$ ?( W9 h8 d' U0 j[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]
16#
發表於 2008-5-22 13:24:44 | 只看該作者
原帖由 hiyato 於 2008-5-20 08:35 PM 發表
% m+ R  t. ]3 U) ?5 c有看到香港大學Philip K. T. Mok教授的paper裡面有出現過,
! ?( \& H& N1 T5 N- B: s% h% Y3 s( s附上他的paper讓大家研究看看。# ?$ O: A0 C  i0 E" \
**** 本內容被作者隱藏 *****
) E. }6 j5 [9 I
regulator領域是我的下一階段要做的目標,看別人推薦的paper比自己是找有效多了。
9 T0 {, w7 I5 A+ |3 } 要錢以後再說。% d, J; J6 x3 ~9 l7 x
+ ~) }$ [5 L& O2 [9 l6 A1 ^1 x
[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]
17#
發表於 2008-5-22 18:49:53 | 只看該作者
原帖由 st80069 於 2008-5-22 09:46 AM 發表 / m( e+ q2 P! s
咦?  v' `' w2 v& ?* z! R
話說剛剛才發現,小弟忘了把同學的帳號登出而po文......# Z/ Z  ~, T) {7 h
(昏頭)$ J) u; M1 t9 j! n: P4 y
抱歉抱歉....' k& S8 G1 @" h. C, _$ p3 d9 Y
finster大大說的....是指沒有MD和MC時的設計嗎??7 i& p9 T, w, y3 Y
恩...那應該是我的寬長比設計的問題了...
; m6 t$ }' f% i! R- t$ Z4 c我重新再重推做一次...
  B0 s* f3 g' @
% [+ G; z* o, H  i- v. c6 l

+ I7 L5 D3 d; x! C" [; g
; Y# s% C" p8 i  t不了解你指的MD和MC的縮寫意思$ A. P' c+ ^' `3 k$ c' p
我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance: n, b5 [& P0 `* R
因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去
1 A( g% q; l6 ~( G  u( B! P自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的
18#
 樓主| 發表於 2008-5-22 22:50:16 | 只看該作者
喔喔~~漏了感謝kgbriver的建議,因為這是專題上面的指定....$ D9 k7 n6 ]' g1 h" [/ q! c! _
小弟才疏,怕亂修改會影響後面的設計,所以只敢乖乖仿學。
$ R" ^5 E, ?2 P, J! l3 j+ ~很謝謝kgbriver的寶貴意見~~~0 E# n1 C. @2 w1 s& \. {6 y9 V8 `6 k
看finster大大的解說,5 G2 @7 |% F! Y* C( R. ^7 {
發現OP的學問,還真是多....
! F3 l3 H. c8 ^  e唉...小弟新生入門,很多問題,還請各位大大們不要見怪~~~很謝謝大家~~
2 w) B+ P/ H  m2 H0 u1 K% K# z
5 J, Q& K* C. V% z1 B8 J2 N& h從上面感覺起來,finster大大是先給定電壓囉,然後如果沒達到飽和,就只調W/L比?6 t4 K' W/ R" |4 C

- c4 O/ i$ q6 \5 E& z恩.....原來如此.... m8 t" Q5 y, r; |( a
今天發現了一個問題.....小弟的功率真是省到了一個極點....! b  T) K# I5 F, p
電流總共才20u....致使M6,M7的gm小的可怕,增益因而不能提升....
. R2 L2 w0 f' j$ l  p9 y- D也就是說,如果能維持電流情況下調升W降L把gm7上升10倍,就能達到60dB了,YA~~
* l- Z$ T$ n4 E& p1 o結果失敗....
* k' x  m' S, X: N. k" t. {$ g6 Z$ i3 [真是牽一髮而動全身....一調就全部變樣....SAT,LINEAR都要重新....
: b: F& Z$ I7 I大大們的精粹,小弟一時還真是難以上手....真是對不住啊....(慚愧)
19#
發表於 2008-5-27 22:32:37 | 只看該作者
原帖由 st80069 於 2008-5-22 10:50 PM 發表
% Q$ T; f8 V' t$ `0 I喔喔~~漏了感謝kgbriver的建議,因為這是專題上面的指定....6 j( B% N) O& w+ a2 W* \
小弟才疏,怕亂修改會影響後面的設計,所以只敢乖乖仿學。: w* ?: a- j' |* P9 j9 r
很謝謝kgbriver的寶貴意見~~~; e# e/ C4 e0 v( A7 ], x3 ~5 h+ r
看finster大大的解說,
% D# D) {7 r. X1 g發現OP的學問,還真是多....% r/ w: F( w# W
唉...小 ...

9 d/ c. A1 w3 D' A) ~/ S8 @+ D9 s$ J1 i& n1 W
! B3 @# T3 {7 n: j& c
我想,你有點誤會我的意思了
8 M, ]4 n* [4 g( u( S在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬- |1 N0 @9 ?& y" W
而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op

評分

參與人數 1 +5 收起 理由
st80069 + 5 唉呀呀~~~原來這個有評分的功能....這麼久

查看全部評分

20#
 樓主| 發表於 2008-5-30 10:34:07 | 只看該作者
原帖由 finster 於 2008-5-21 02:03 PM 發表 8 A0 }7 E$ c( n% C1 ]) N
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
" ~1 |9 M5 \. @9 Y! ?+ z- H6 ?而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...
+ g7 f+ x' t% q" A; ?3 j. S

6 v( X5 P( D7 I0 m9 _嗯...3天來測試發現...結果,如果只有一級,那電流鏡那端的電流就必須極小,彌補不夠的電阻,不過...卻也為了彌補...結果導致gm7的值極小而必須加大w,或者固定小電流,gm7ro7(ro9||ro2)同時放大寬長....
8 y4 ?" h. @' Z  H0 Y1 x7 @6 B哀....然後面積就變得超大超大....
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-17 03:46 AM , Processed in 0.188024 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表