|
原帖由 st80069 於 2008-5-22 09:46 AM 發表 / m( e+ q2 P! s
咦? v' `' w2 v& ?* z! R
話說剛剛才發現,小弟忘了把同學的帳號登出而po文......# Z/ Z ~, T) {7 h
(昏頭)$ J) u; M1 t9 j! n: P4 y
抱歉抱歉....' k& S8 G1 @" h. C, _$ p3 d9 Y
finster大大說的....是指沒有MD和MC時的設計嗎??7 i& p9 T, w, y3 Y
恩...那應該是我的寬長比設計的問題了...
; m6 t$ }' f% i! R- t$ Z4 c我重新再重推做一次... B0 s* f3 g' @
% [+ G; z* o, H i- v. c6 l
+ I7 L5 D3 d; x! C" [; g
; Y# s% C" p8 i t不了解你指的MD和MC的縮寫意思$ A. P' c+ ^' `3 k$ c' p
我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance: n, b5 [& P0 `* R
因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去
1 A( g% q; l6 ~( G u( B! P自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的 |
|