請教有關調folding_cascode 放大器的訣竅

st80069

# T( S% m& O$ J- U: C上面是在下正在做的差動放大器，正遇到瓶頸中...冏
在下初入門，設計跟理論之間有極大的差距.....
在下私心的設計方法，讓M1的電流愈大，則GM愈大，M4，M5的電流愈小，則ro愈大，
所以努力調整小Vb1讓|VGS1|的值愈大，調小Vb2讓I5愈小，
8 {# q/ X( ]" R) [+ A# S. I+ l# i等到M1到了飽和與triode的極限的時候，再調小vb3至適當值
  h+ W; \9 @; v' K6 [" ]6 W
增益是有如在下所預測的上升，不過....頂多卻也才達Vout/vd = 120....
$ R+ d+ w8 s7 P$ c" r2 j* U但我的差動放大器想要作為運算放大器用，甚至要運用在regulator上，增益必然要K以上的單位吧(莫名的肯定)，
在下使用的是65nm的製程，所以VDD是1.2V，
3 }1 w& F) g5 P* d6 X- ?而我VCM的值則是固定在0.6V，
6 j7 y% q6 Z5 t  F$ Q- R看別人範例的OP，也都是把VCM固定在VDD的一半，所以在下也有樣學樣，但卻也不知道原因，
& y' h( Z( t' F. @
所以有幾個問題跟訣竅想請教各位大大，
1.VCM的值真的需要固定在VDD的一半嗎??

. ?3 E: [# I1 G3 r( `2.folding cascode的OP，大大的步驟都是什麼?先調整Vb3，在碰Vb1，再調Vb2?然後再考慮是否調寬長比?

7 H3 I* {$ s# l8 @$ @; z7 Z3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣，之後只調W不碰L....
8 [  g$ Y$ q( X4 x
# k/ ?# E; ~3 C大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...
. E6 W. t, b7 D0 H希望各位有經驗的大大不吝指教(跪拜)~~

hiyato

有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
附上他的paper讓大家研究看看。
3 A' w1 l+ H& @$ I* F: X9 L0 m

遊客，如果您要查看本帖隱藏內容請回復

st80069

PO上小弟的hspice好了
***********folding*************
! B# W! B! A* c3 \" X  n.prot
; n- i! \& F+ t; G2 ]0 R.lib 'xxxxx.lib' TT
3 ?& I, u9 r- X# v.unprot
.globle VDD
.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um
( k" P9 o( u! m***********description****************
7 _. W. Y2 k9 g; m& Y2 X3 |*****************
4 U: m& H. K) Z' zVDD vdd gnd! 1.2V
& Q( I, h* m* X9 [3 L9 N9 f. A  w
) ~' [; c4 @- ~VB1 vb1 gnd! 0.74v
VB2 vb2 gnd! 0.4v
2 `& y, ?" v( [VB3 vb3 gnd! 0.38v
; Y3 I5 ^$ y% p4 b$ G/ x  c/ i
VCM vcm gnd! dc 0.6v
VD vd gnd! DC 0v AC 1v sin(0 0.5 10k)
*VC vc gnd! DC 0V
+ E- \2 X) l( q9 W# a; GEIN+ in+ vcm vd gnd! 0.5
" U) A+ U! f% W  ]9 s0 }+ s, KEIN- in- vcm vd gnd! -0.5
+ W5 ?/ v" n0 ^  ?*****************

M1 n1 vb1 vdd vdd xxxx L=Lp W=Wp
: i8 a% l% p/ V3 {8 cM2 n3 in+ n1 n1 xxxx L=Lp W=Wp1
M3 n2 in- n1 n1 xxxx L=Lp W=Wp1
M4 n4 n4 vdd vdd xxxx L=Lp W=Wp4
' r7 k- H6 u% ]  I4 b7 ZM5 nout n4 vdd vdd xxxx L=Lp W=Wp4
) N2 L( y) }7 M: d; I) hM6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn3
7 Z( e4 a; V3 s- }3 s% tM7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3
1 x# k1 G+ j9 L% Z5 H2 C/ wM8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn2
, ]8 p- u- Z9 n! l6 E2 u* eM9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn2

, u1 R! z( {# z2 l***********analysis*************
; q  X" k) o6 r* G: h************output**************
.op
  }5 L9 p  s2 {+ P, @( @8 n/ }.option post
' g4 y1 ^0 d5 l) Y.tf v(nout) vd
.end
% A7 A: v8 p# m+ v
      v(nout)/vd                               = -115.0583
  z, Q6 f: E8 S# d" G( B! l  }      input resistance at             vd       =  1.000e+20
4 Y. I0 V( s# u4 J, O. `; {      output resistance at v(nout)             =    1.0725x
增益只有115.... 要怎麼才能升到1k以上勒??

- h7 f1 n4 y4 @( V3 u[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]

vince

one stage op with gain 40dB
差不多極限了

st80069

原來如此...原來是到極限了...
1 j2 r8 ^  z& U. ]' }; L因為小弟的解釋跟說明，造成指導老師誤判成後面的部分屬於LDO，
結果反而調不出我要的值，
# \( i, o# q1 V! F小弟也跟同學討論了許久，以為會不會那張圖就是整顆OP，所以也開始試著從two-stage的方向下手

# W9 o) u! P1 ^( B* e% [
多虧有vince大大的肯定，小弟才敢放手去做

不過，現在卻又遇到個難題，
電壓值該怎麼調，或者W/L該怎麼分配，
才能讓Mdrive的部份便成SATURATION??
1 B/ L$ t* \& P1 R" u調了整整一個下午，linear就是linear，說不變就是不變....
4 J! g8 F8 x: nM5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~

mbission

MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話)
看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉
3 i% k; _! j0 r( L7 o你可以調看看

vince

能不能說明一下regulator的load是什麼?
因為看起來是IC內部的power
需要多少電流?
' ~7 O) W: e  T# d. `* O3 Nregulator 的load regulation spec是多少?
: r6 j7 F( c6 g& o  C第一級OP bias電流多少?
這樣比較好提供意見　

kevin

thank you for sharing this material

st80069

謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。
+ V" W3 y0 X' H. R4 O2 g謝謝hiyato大大提供的PAPER......
# J  r" T6 q. i/ I4 v. T回vince大大，
load預計是SRAM ARRAY，是作為SRAM的供應電壓用。
+ y; A" C0 c/ n, c6 c7 U剩下的...恩，也不太清楚，似乎是自己設計....
所以...就想說先以增益為目標....

, |( m( n/ `$ g! N, z6 Q[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]

mdtjason

有資料可以參考嗎?
感謝大大們的分享~~~~~~~~~~~~~~`

賴永諭

output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!
當然會犧牲headroom

finster

如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)
不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住

vince

1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain
0 Z( ]. s' s9 R0 v! K   原因是kbgriver所說的  
* i& T8 Y) {' Y' Q0 x4 ^2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
2 t4 C0 K: X  o+ U  Y   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region
   做了也是白做
3. gain大有他的好處  可是over design只是增加自己的困擾
   所以你應該是要去算一下你到底需要多少gain
4. 如果你是學生  而這個不是你論文的主要部分
1 q: |) C0 ~2 X9 Y   那我會建議你用更簡單的架構
   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation
   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的
5. 你的VCM就是你的Vref 不是1/2 vdd
6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了
" V: p2 c0 X  \" p+ g$ t# S( P! M" ~7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重
8. 今天話有點多  不好意思

squallscer

XDD
不會拉，vince大大見解非常的寶貴唷！
更謝謝finster大為我提供的建議，
, j- C: F; o* \0 ?" R看到各位大大為我解答，讓我求助無門的情況下感動非常了
恩，我現在就試試各位大大的方法，跟建議，
! A: h2 S0 V) r; q我試完後的結果再跟各位大大報告！
謝謝大大們的不吝指教....
/ i! J! @5 n# T(話說....我的專題老師....可是很強的老師....與其說造成他的誤判，還不如說他因為趕時間，而我的意見又很多，他反而覺得都有可能，只是他傾向試上面的方法...對老師真是萬分抱歉啊)
' V& B" A, V, L% g2 R
恩恩~~~對喔~~~Md處的地方，看RAZAVI後，就TWO-STAGE來說，應該再底下再接一個NMOS，給他負載，並且提供電流...
8 o& M- B( k% t; \9 b/ L: o7 F而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....
除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處，是顆sram...
小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~

[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]

st80069

咦?
話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
(昏頭)
! l0 O6 g2 N' a2 f+ @: Y抱歉抱歉....
' l/ B9 Z; N6 D. G- q& ffinster大大說的....是指沒有MD和MC時的設計嗎??
恩...那應該是我的寬長比設計的問題了...
; h3 e! O8 s$ u4 P我重新再重推做一次...

[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]

jerryyao

原帖由 hiyato 於 2008-5-20 08:35 PM 發表
* _  @. V8 d; g* ]有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
2 j& a( ]# i! A1 M: q, A附上他的paper讓大家研究看看。
& b4 H6 g* d) M+ ?4 _8 V$ D**** 本內容被作者隱藏 *****

' f9 ~9 `9 W( Y; M! H/ Kregulator領域是我的下一階段要做的目標，看別人推薦的paper比自己是找有效多了。
要錢以後再說。
* Y7 _" e2 i4 u
4 y/ g, u* p9 ~6 H! a[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]

finster

原帖由 st80069 於 2008-5-22 09:46 AM 發表
& ^( C6 L/ \5 ^" Q) E7 B9 z! r咦?
話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
1 n0 l5 r! @* d(昏頭)
. j, U% R) H- m( U! F抱歉抱歉....
# X+ s# {6 a. o+ H8 xfinster大大說的....是指沒有MD和MC時的設計嗎??
恩...那應該是我的寬長比設計的問題了...
9 b" p  w4 e1 ~1 Y3 ?我重新再重推做一次...

# J+ a5 B! {  Q* @4 N; X/ Q
$ d( \( [' N6 h# w- ^4 K7 ~' Y$ x
4 y3 I* C- l5 x( z  @7 {- v1 D
不了解你指的MD和MC的縮寫意思
我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance
# a& e) ^/ `, E6 b因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去
2 u1 @! X0 ?: b自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的

st80069

喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
4 ~+ u2 V/ e* [小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
/ \/ l$ ?. z4 _/ ~* A' D很謝謝kgbriver的寶貴意見~~~
/ Q; m! K% w* R看finster大大的解說，
& F) S7 x; k& D% x' X  d7 I發現OP的學問，還真是多....
% y; T0 A4 T$ W& s( U- k( t唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~
0 w  ?* {  t! }) {4 i
( h9 R2 k! J- S5 |. F從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?
( ^' e" W$ c( z
恩.....原來如此...
今天發現了一個問題.....小弟的功率真是省到了一個極點....
2 }7 w9 t$ C0 `& L& s+ f電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升....
3 i% A0 c; M6 `! x, [: M8 ?也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~
結果失敗....
真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新....
大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)

finster

原帖由 st80069 於 2008-5-22 10:50 PM 發表
* ~0 q% Q+ d0 o3 q( w; X/ v喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
很謝謝kgbriver的寶貴意見~~~
看finster大大的解說，
3 @( \4 D9 Z1 }% w5 U* M發現OP的學問，還真是多....
, O7 j5 _+ P' I" T' U8 ~2 r4 [7 q唉...小 ...

; C1 J- {" M2 Q7 M9 ]4 a

我想,你有點誤會我的意思了
在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬
8 A5 R# K' F2 ?- J而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op

st80069

原帖由 finster 於 2008-5-21 02:03 PM 發表
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...

嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....
哀....然後面積就變得超大超大....