請教有關調folding_cascode 放大器的訣竅

st80069

% f7 h% C- k; J* J上面是在下正在做的差動放大器，正遇到瓶頸中...冏
在下初入門，設計跟理論之間有極大的差距.....
在下私心的設計方法，讓M1的電流愈大，則GM愈大，M4，M5的電流愈小，則ro愈大，
: B& Q$ |+ X7 c8 G所以努力調整小Vb1讓|VGS1|的值愈大，調小Vb2讓I5愈小，
等到M1到了飽和與triode的極限的時候，再調小vb3至適當值
7 V( P& {$ v' p) H% V
增益是有如在下所預測的上升，不過....頂多卻也才達Vout/vd = 120....
但我的差動放大器想要作為運算放大器用，甚至要運用在regulator上，增益必然要K以上的單位吧(莫名的肯定)，
在下使用的是65nm的製程，所以VDD是1.2V，
7 {, }. C: c" _) ], y# R而我VCM的值則是固定在0.6V，
/ a; u- C: q# j  ?3 |( a- v6 B看別人範例的OP，也都是把VCM固定在VDD的一半，所以在下也有樣學樣，但卻也不知道原因，
' q7 Z& h" D3 x( w/ t; x* Q
所以有幾個問題跟訣竅想請教各位大大，
1.VCM的值真的需要固定在VDD的一半嗎??

1 P8 h$ \7 Y4 p0 R+ O2.folding cascode的OP，大大的步驟都是什麼?先調整Vb3，在碰Vb1，再調Vb2?然後再考慮是否調寬長比?
4 Q0 c$ j: `* v# e0 f4 I
3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣，之後只調W不碰L....

1 }2 i1 o% g$ j* I7 d" Z大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...
! G4 Z3 S$ m7 ]' Y/ @" @希望各位有經驗的大大不吝指教(跪拜)~~

hiyato

有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
5 _2 y% E; i3 o- k附上他的paper讓大家研究看看。

遊客，如果您要查看本帖隱藏內容請回復

st80069

PO上小弟的hspice好了
***********folding*************
.prot
# s; w+ n, f6 N( p1 H1 a.lib 'xxxxx.lib' TT
& L) }" r2 f" `( F7 X% |.unprot
6 d. i: E2 F/ b- a- r' g.globle VDD
+ p; y& C( m% ?7 E" Q.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um
* [& S9 z7 p. x- t; b9 f) ~7 m***********description****************
% X0 q! R, N; h) O: _- c( p*****************
VDD vdd gnd! 1.2V
: P" T! w1 F1 |7 p
7 L! B  O' I* E  Y3 F+ j# F. G- pVB1 vb1 gnd! 0.74v
VB2 vb2 gnd! 0.4v
; r( o) w! Q- }5 l7 g# _* kVB3 vb3 gnd! 0.38v

VCM vcm gnd! dc 0.6v
- C3 R: r: N& s$ N( UVD vd gnd! DC 0v AC 1v sin(0 0.5 10k)
( L" C2 u* R. x& h+ T, ~8 B( g( E*VC vc gnd! DC 0V
EIN+ in+ vcm vd gnd! 0.5
EIN- in- vcm vd gnd! -0.5
; N& c$ X, V  g7 u7 d# }, [*****************

7 |6 R3 R* z' x. OM1 n1 vb1 vdd vdd xxxx L=Lp W=Wp
- f2 t. h& ]- v, d, X9 iM2 n3 in+ n1 n1 xxxx L=Lp W=Wp1
M3 n2 in- n1 n1 xxxx L=Lp W=Wp1
) ~  d, h& k( ]( _, {M4 n4 n4 vdd vdd xxxx L=Lp W=Wp4
/ J; |/ P6 [! {M5 nout n4 vdd vdd xxxx L=Lp W=Wp4
& G4 m0 {3 h7 pM6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn3
; C. n+ t6 E% }5 r6 f0 `M7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3
: H" T% y" @3 j6 FM8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn2
) P" _) M1 B% k9 I/ q+ kM9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn2

3 L! D& a. `% _3 l* H3 R  ~3 A, H***********analysis*************
************output**************
0 V$ a+ g( h- \# ^.op
.option post
5 {" J* C0 G" x$ g0 [# U+ Y( k.tf v(nout) vd
.end
$ U& a) Y5 C4 P, j
      v(nout)/vd                               = -115.0583
      input resistance at             vd       =  1.000e+20
      output resistance at v(nout)             =    1.0725x
增益只有115.... 要怎麼才能升到1k以上勒??

2 u$ e! V. P/ X8 O0 j! F- `[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]

vince

one stage op with gain 40dB
差不多極限了

st80069

原來如此...原來是到極限了...
因為小弟的解釋跟說明，造成指導老師誤判成後面的部分屬於LDO，
2 `" ~8 N1 v: F& @& i結果反而調不出我要的值，
小弟也跟同學討論了許久，以為會不會那張圖就是整顆OP，所以也開始試著從two-stage的方向下手

6 l" r4 i4 I  a( }  m+ R9 Q$ K# A
- U/ `8 X" k; t- W多虧有vince大大的肯定，小弟才敢放手去做

不過，現在卻又遇到個難題，
" ^! B3 u9 a; C' b6 @( S5 J" S5 W電壓值該怎麼調，或者W/L該怎麼分配，
# `/ x8 @8 J8 Z1 ]* |2 n" A才能讓Mdrive的部份便成SATURATION??
% P4 Y' u1 T' S9 e# A( V調了整整一個下午，linear就是linear，說不變就是不變....
M5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~

mbission

MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話)
$ W4 v$ M, p" i. K' m看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉
) Y- I! {2 U8 N你可以調看看

vince

能不能說明一下regulator的load是什麼?
# _5 [  u  J( R5 X% y% g1 i6 W( d1 K因為看起來是IC內部的power
; @# F/ W: E% x0 @3 f  _; c" G: X0 j需要多少電流?
regulator 的load regulation spec是多少?
第一級OP bias電流多少?
這樣比較好提供意見　

kevin

thank you for sharing this material

st80069

謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。
謝謝hiyato大大提供的PAPER......
. U% n5 a9 Q- ]回vince大大，
7 T* Z0 ^: i# kload預計是SRAM ARRAY，是作為SRAM的供應電壓用。
! ~2 ?3 ^8 r8 A  X4 @6 ~- {( c剩下的...恩，也不太清楚，似乎是自己設計....
3 L8 \5 F2 x5 L( m8 ?: G" O所以...就想說先以增益為目標....

[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]

mdtjason

有資料可以參考嗎?
感謝大大們的分享~~~~~~~~~~~~~~`

賴永諭

output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!
當然會犧牲headroom

finster

如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
' y, Q. s! T- S7 W# x; P  |0 R2 n  n而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)
不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住

vince

1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain
4 |" `7 f5 K) j- p- B   原因是kbgriver所說的  
2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region
0 G& V2 X, o, X# E* X1 z   做了也是白做
7 }9 T2 E% n( h; \( n3. gain大有他的好處  可是over design只是增加自己的困擾
   所以你應該是要去算一下你到底需要多少gain
4. 如果你是學生  而這個不是你論文的主要部分
   那我會建議你用更簡單的架構
- j8 \: p/ c- o) ]   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation
5 E3 F% n* L$ w7 w# [, B0 L   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的
7 g/ [% t& d1 w6 Z  {1 W7 I2 y5. 你的VCM就是你的Vref 不是1/2 vdd
6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了
& L: n" R  k- N: @& _4 V/ Y# _+ b7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重
# H( J* Y+ J5 n8 _7 }- ?2 I7 B8. 今天話有點多  不好意思

squallscer

XDD
7 h* X% `6 I& u# m3 L不會拉，vince大大見解非常的寶貴唷！
* c5 F# z0 {4 ^! z( j- V更謝謝finster大為我提供的建議，
看到各位大大為我解答，讓我求助無門的情況下感動非常了
恩，我現在就試試各位大大的方法，跟建議，
- I* ~! H+ W, ~+ b/ I, H我試完後的結果再跟各位大大報告！
謝謝大大們的不吝指教....
(話說....我的專題老師....可是很強的老師....與其說造成他的誤判，還不如說他因為趕時間，而我的意見又很多，他反而覺得都有可能，只是他傾向試上面的方法...對老師真是萬分抱歉啊)

7 ]+ p& c* ]2 P- d# V  _" N恩恩~~~對喔~~~Md處的地方，看RAZAVI後，就TWO-STAGE來說，應該再底下再接一個NMOS，給他負載，並且提供電流...
$ ?# o( g' P$ Q/ I+ y" `  ]) Y6 z而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....
; f0 c0 M. P/ m& i除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處，是顆sram...
! C! @; o/ y# G+ Q4 }' P! H小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~

0 h8 ?: i$ J4 P0 I7 z[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]

st80069

咦?
8 q5 _& K, `* i) t話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
2 p/ z* h0 Y' M(昏頭)
抱歉抱歉....
finster大大說的....是指沒有MD和MC時的設計嗎??
恩...那應該是我的寬長比設計的問題了...
* Y0 U; E' q1 |7 ?& k+ \我重新再重推做一次...
+ l9 ~0 D* D" I. M0 E5 w
[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]

jerryyao

原帖由 hiyato 於 2008-5-20 08:35 PM 發表
有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
附上他的paper讓大家研究看看。
**** 本內容被作者隱藏 *****

- L1 v+ C2 _, \regulator領域是我的下一階段要做的目標，看別人推薦的paper比自己是找有效多了。
要錢以後再說。

[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]

finster

原帖由 st80069 於 2008-5-22 09:46 AM 發表
  ]% L7 o4 Q8 O0 f$ a1 A咦?
& x# G2 X2 k  q, O6 V5 ]. ]" O話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
4 f* ~/ Z- x) L2 o+ {(昏頭)
抱歉抱歉....
finster大大說的....是指沒有MD和MC時的設計嗎??
恩...那應該是我的寬長比設計的問題了...
我重新再重推做一次...

4 d. ~; i# c9 S( F
( v0 q7 d% ]5 q: i
/ ?8 S% _( T$ M: @
不了解你指的MD和MC的縮寫意思
我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance
因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去
自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的

st80069

喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
! o( e9 ~$ T; f+ M  `小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
很謝謝kgbriver的寶貴意見~~~
/ A1 a5 q- u7 ?; u看finster大大的解說，
發現OP的學問，還真是多....
% N/ V5 X! H4 c4 P唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~

從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?
2 e. {, u1 I7 V+ j4 u- C
恩.....原來如此...
$ D. s" i5 O0 K, `今天發現了一個問題.....小弟的功率真是省到了一個極點....
% B, Y, k7 ?% g& @' ^/ C) i電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升....
# F) T0 T" H( `( T8 H: j* `' X也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~
結果失敗....
! w2 J) J5 n- A  w6 e" E( n# Z真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新....
大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)

finster

原帖由 st80069 於 2008-5-22 10:50 PM 發表
喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
! f) P! C" `6 R/ l( e小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
很謝謝kgbriver的寶貴意見~~~
  t# z" [2 Y3 X% Q6 `看finster大大的解說，
, O/ M4 |: }2 G2 i& N發現OP的學問，還真是多....
+ `" w9 Z6 ^3 j. c唉...小 ...

) |6 I2 [& }/ I! ]9 V1 k
6 x% f' @' I' o# d6 w, N4 X8 s
我想,你有點誤會我的意思了
在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬
% c  ^* m0 G9 g* i' f而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op

st80069

原帖由 finster 於 2008-5-21 02:03 PM 發表
/ j$ z5 j5 C. U) r如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...

# E8 o, u' [( p+ D嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....
" ?) x0 S0 y. \! D0 S3 K- i哀....然後面積就變得超大超大....