請教有關調folding_cascode 放大器的訣竅

st80069

3 T* ?* V& F' [上面是在下正在做的差動放大器，正遇到瓶頸中...冏
在下初入門，設計跟理論之間有極大的差距.....
在下私心的設計方法，讓M1的電流愈大，則GM愈大，M4，M5的電流愈小，則ro愈大，
所以努力調整小Vb1讓|VGS1|的值愈大，調小Vb2讓I5愈小，
- o6 I' d+ y1 k& y2 {$ Z. ]等到M1到了飽和與triode的極限的時候，再調小vb3至適當值

! @# \8 Y" F& t1 V. C0 n! P  P; n增益是有如在下所預測的上升，不過....頂多卻也才達Vout/vd = 120....
9 I1 h& W* D" ^! m; p8 p但我的差動放大器想要作為運算放大器用，甚至要運用在regulator上，增益必然要K以上的單位吧(莫名的肯定)，
' p: [$ w8 m" \# p% W5 U. O" n2 [在下使用的是65nm的製程，所以VDD是1.2V，
而我VCM的值則是固定在0.6V，
% E# e# _6 g6 ^$ w看別人範例的OP，也都是把VCM固定在VDD的一半，所以在下也有樣學樣，但卻也不知道原因，
8 F) K5 m: l9 @. ?
所以有幾個問題跟訣竅想請教各位大大，
/ ?# x! w; i# h- W% U1.VCM的值真的需要固定在VDD的一半嗎??

2.folding cascode的OP，大大的步驟都是什麼?先調整Vb3，在碰Vb1，再調Vb2?然後再考慮是否調寬長比?
+ f& u" \& x- W, x$ D! N1 b
3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣，之後只調W不碰L....
  e$ k9 \- }7 F8 p1 m2 M
大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...
希望各位有經驗的大大不吝指教(跪拜)~~

hiyato

有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
6 p" V4 ?3 x6 A/ @+ b4 H附上他的paper讓大家研究看看。

遊客，如果您要查看本帖隱藏內容請回復

st80069

PO上小弟的hspice好了
***********folding*************
" `3 I# a" ^, ]% E1 @; h. l1 h.prot
5 v' Q/ l. A$ c8 @7 k6 {.lib 'xxxxx.lib' TT
.unprot
.globle VDD
- l$ k( d# y+ L: E2 I2 k3 W# [/ F% Z: L.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um
  t- }6 n# [' a& }***********description****************
* U/ h, o, l) B! s*****************
VDD vdd gnd! 1.2V
0 p. f  h4 ~' x$ l
6 p0 u2 Y* Y; z3 rVB1 vb1 gnd! 0.74v
VB2 vb2 gnd! 0.4v
  b6 S: p* l* |, MVB3 vb3 gnd! 0.38v

VCM vcm gnd! dc 0.6v
: g/ A& L8 b: S8 a) @1 Z+ }6 vVD vd gnd! DC 0v AC 1v sin(0 0.5 10k)
' i# a6 [0 {( f- @' w1 l*VC vc gnd! DC 0V
: M* t* Q# `  vEIN+ in+ vcm vd gnd! 0.5
EIN- in- vcm vd gnd! -0.5
*****************
# E5 `' u- J. w+ `' K: S
M1 n1 vb1 vdd vdd xxxx L=Lp W=Wp
M2 n3 in+ n1 n1 xxxx L=Lp W=Wp1
5 p6 u1 c& j0 u, d$ `1 c) \M3 n2 in- n1 n1 xxxx L=Lp W=Wp1
" @3 F& E" Q: Q8 U% `M4 n4 n4 vdd vdd xxxx L=Lp W=Wp4
# a5 n4 R/ P* U+ O0 ~6 S' c& lM5 nout n4 vdd vdd xxxx L=Lp W=Wp4
" P0 F9 ?" G0 r7 q' fM6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn3
M7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3
M8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn2
M9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn2

7 D* s$ m- X& o* v) s***********analysis*************
************output**************
$ G$ _8 f4 N" A6 V, s  a.op
2 W) Z: m9 V5 Q; }3 _' C5 W; p.option post
- F- K. W) V; r0 o: Q.tf v(nout) vd
.end

      v(nout)/vd                               = -115.0583
      input resistance at             vd       =  1.000e+20
      output resistance at v(nout)             =    1.0725x
增益只有115.... 要怎麼才能升到1k以上勒??

7 w$ E! d  ^# ?$ y1 E[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]

vince

one stage op with gain 40dB
& V7 q; K, {3 D# l: ?* `差不多極限了

st80069

原來如此...原來是到極限了...
+ ~) C7 X) ~- s7 m/ a, A因為小弟的解釋跟說明，造成指導老師誤判成後面的部分屬於LDO，
結果反而調不出我要的值，
小弟也跟同學討論了許久，以為會不會那張圖就是整顆OP，所以也開始試著從two-stage的方向下手

1 w9 P9 ~- q3 ?- ?% _
+ o( D6 {  F) K' y% H" n) y多虧有vince大大的肯定，小弟才敢放手去做
5 H4 p# y  }- N/ [
% f" x& `6 C8 M/ M  u; T# B0 A+ @不過，現在卻又遇到個難題，
電壓值該怎麼調，或者W/L該怎麼分配，
3 \4 U$ {' R$ n8 Y; z* J4 T" y才能讓Mdrive的部份便成SATURATION??
& R1 w: B, t# A) Q調了整整一個下午，linear就是linear，說不變就是不變....
) t: r% z' J6 c! W' N$ a! s9 [M5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~

mbission

MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話)
看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉
! @7 E3 `) \$ M; c9 b你可以調看看

vince

能不能說明一下regulator的load是什麼?
因為看起來是IC內部的power
* |  v) T9 W6 a0 a# ?9 w) q需要多少電流?
( a) y7 Q1 v5 R1 {8 a5 F+ gregulator 的load regulation spec是多少?
第一級OP bias電流多少?
0 Z8 j: `& F) e這樣比較好提供意見　

kevin

thank you for sharing this material

st80069

謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。
* C" B, `0 F' Y3 _謝謝hiyato大大提供的PAPER......
回vince大大，
load預計是SRAM ARRAY，是作為SRAM的供應電壓用。
, G3 Z, F6 G1 H  {# |/ ]" H, _0 X0 o剩下的...恩，也不太清楚，似乎是自己設計....
4 H) F- _& f) [! L! m所以...就想說先以增益為目標....

[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]

mdtjason

有資料可以參考嗎?
感謝大大們的分享~~~~~~~~~~~~~~`

賴永諭

output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!
當然會犧牲headroom

finster

如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)
9 g/ I# V7 @3 [# I  S3 A# W  H不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住

vince

1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain
   原因是kbgriver所說的  
2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
, \/ m! s( g1 t  W6 C  s7 H* |   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region
   做了也是白做
9 b# u5 J& I) M8 R8 |" R3. gain大有他的好處  可是over design只是增加自己的困擾
0 @$ m, e6 D: w- G% p7 E   所以你應該是要去算一下你到底需要多少gain
4. 如果你是學生  而這個不是你論文的主要部分
4 L& W8 B& d7 [   那我會建議你用更簡單的架構
   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation
   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的
5. 你的VCM就是你的Vref 不是1/2 vdd
6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了
7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重
8. 今天話有點多  不好意思

squallscer

XDD
9 S6 w0 ?  {4 N3 {3 R/ f不會拉，vince大大見解非常的寶貴唷！
0 j& Y$ Z# q" ?& ^8 ]更謝謝finster大為我提供的建議，
看到各位大大為我解答，讓我求助無門的情況下感動非常了
恩，我現在就試試各位大大的方法，跟建議，
我試完後的結果再跟各位大大報告！
謝謝大大們的不吝指教....
' U- a$ H* |, |! l7 X(話說....我的專題老師....可是很強的老師....與其說造成他的誤判，還不如說他因為趕時間，而我的意見又很多，他反而覺得都有可能，只是他傾向試上面的方法...對老師真是萬分抱歉啊)

恩恩~~~對喔~~~Md處的地方，看RAZAVI後，就TWO-STAGE來說，應該再底下再接一個NMOS，給他負載，並且提供電流...
9 J- X" i; \4 p而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....
* s) E. e' c5 t( {- u除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處，是顆sram...
% J8 ~( z, d- }小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~

3 M: i& n8 R( O[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]

st80069

咦?
: i. _) [* O/ R" k9 t( N話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
0 f5 j  |' B5 C; A(昏頭)
抱歉抱歉....
, ?( Z6 a7 t% V* }5 l6 [2 \finster大大說的....是指沒有MD和MC時的設計嗎??
  o, a  i- C- D# @; r恩...那應該是我的寬長比設計的問題了...
我重新再重推做一次...
& ]: [7 ?) v* ~! h
& m+ @4 Y' A! W) k0 N1 X[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]

jerryyao

原帖由 hiyato 於 2008-5-20 08:35 PM 發表
& \! m. Q( g" _. y+ h3 h有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
附上他的paper讓大家研究看看。
! |1 x9 b8 d# ^) x6 D**** 本內容被作者隱藏 *****

% J: u4 g1 M5 z- T4 r3 F. R' Aregulator領域是我的下一階段要做的目標，看別人推薦的paper比自己是找有效多了。
要錢以後再說。

[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]

finster

原帖由 st80069 於 2008-5-22 09:46 AM 發表
咦?
7 _$ _# s0 W- I6 q/ J$ M話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
  K6 n1 ?! u! s7 t- H8 G) Q(昏頭)
% c+ ~7 e( q9 f7 j+ q" x) p  {抱歉抱歉....
- [9 m& h" T! g2 e% ~. }finster大大說的....是指沒有MD和MC時的設計嗎??
恩...那應該是我的寬長比設計的問題了...
7 ]# ~; b: O: c3 U' L1 f我重新再重推做一次...

9 s( t) s9 H2 s' M1 t
5 l$ d' U% n8 _# X$ b& e
1 a; {$ f7 V8 i0 K1 a( e
7 Q- U0 ~# N% z0 E; d  n不了解你指的MD和MC的縮寫意思
我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance
因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去
自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的

st80069

喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
, m# P2 ]: d' P9 |' m; ?( s很謝謝kgbriver的寶貴意見~~~
看finster大大的解說，
發現OP的學問，還真是多....
唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~

: s8 ?# n- z) F從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?
1 t6 M( V' ]' ?! x% x. w8 n! G
. E5 h: ]; x  e恩.....原來如此...
今天發現了一個問題.....小弟的功率真是省到了一個極點....
電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升....
也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~
7 s& `& [: ]9 m% O- ?0 u結果失敗....
真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新....
6 o" T. H8 Z/ N  j大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)

finster

原帖由 st80069 於 2008-5-22 10:50 PM 發表
! t/ j4 \! V2 [' J+ s! P( O; `喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
7 O8 ?6 `7 a0 R7 R) K" ?很謝謝kgbriver的寶貴意見~~~
看finster大大的解說，
0 `; m, @; s/ ]# B7 A2 w發現OP的學問，還真是多....
2 F! v: z! W5 P唉...小 ...

8 @9 O. A& I$ |: q9 t3 g
  O1 ?' ~5 G7 ^' G; i7 R+ c我想,你有點誤會我的意思了
  N$ C6 o$ `1 m! ^在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬
而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op

st80069

原帖由 finster 於 2008-5-21 02:03 PM 發表
6 V; c- x8 T4 E  r3 @& ^9 [: l如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
+ q6 g% n! d$ N2 P  T而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...

) m1 K7 A% u; _
- q* t' u' Y5 G) k# w嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....
哀....然後面積就變得超大超大....