請教有關調folding_cascode 放大器的訣竅

st80069

上面是在下正在做的差動放大器，正遇到瓶頸中...冏
在下初入門，設計跟理論之間有極大的差距.....
8 l$ S3 Z, t2 j  u在下私心的設計方法，讓M1的電流愈大，則GM愈大，M4，M5的電流愈小，則ro愈大，
% T1 `$ t+ T" `6 v6 w: [; F所以努力調整小Vb1讓|VGS1|的值愈大，調小Vb2讓I5愈小，
等到M1到了飽和與triode的極限的時候，再調小vb3至適當值
1 x2 q' I6 l- T% b' K) ~% c
, m) m3 n+ r' p7 e# H( `* K  H增益是有如在下所預測的上升，不過....頂多卻也才達Vout/vd = 120....
6 v% E, B4 n# {( b) _但我的差動放大器想要作為運算放大器用，甚至要運用在regulator上，增益必然要K以上的單位吧(莫名的肯定)，
在下使用的是65nm的製程，所以VDD是1.2V，
- f3 j* j7 l1 Y7 @而我VCM的值則是固定在0.6V，
  X/ A: h. C/ ]( q* q9 C6 ?. O看別人範例的OP，也都是把VCM固定在VDD的一半，所以在下也有樣學樣，但卻也不知道原因，
7 e* s2 v) ^  K: p& M3 i
所以有幾個問題跟訣竅想請教各位大大，
# n  c% i5 f7 ^" A. M1 y, M/ ~2 j1.VCM的值真的需要固定在VDD的一半嗎??

2.folding cascode的OP，大大的步驟都是什麼?先調整Vb3，在碰Vb1，再調Vb2?然後再考慮是否調寬長比?
& \! @: D( n" q, u1 V$ R
$ W3 c/ b$ a: C3 h/ f# \7 W3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣，之後只調W不碰L....

大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...
希望各位有經驗的大大不吝指教(跪拜)~~

hiyato

有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
% N/ V5 P! f! a/ A附上他的paper讓大家研究看看。

遊客，如果您要查看本帖隱藏內容請回復

st80069

PO上小弟的hspice好了
***********folding*************
" t" d0 f7 O% k. j/ l.prot
.lib 'xxxxx.lib' TT
.unprot
.globle VDD
; z3 Z$ J, v- I1 @; M.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um
& o/ P, m9 ?$ i0 S) ^3 H***********description****************
/ Q" c: o9 d# e*****************
VDD vdd gnd! 1.2V
+ H' y' C+ I5 @- O
VB1 vb1 gnd! 0.74v
$ r+ Q1 _) h, `! h1 [0 [5 d' [' dVB2 vb2 gnd! 0.4v
VB3 vb3 gnd! 0.38v
# f' j# u$ Z6 O$ O3 r% s& u- M
VCM vcm gnd! dc 0.6v
VD vd gnd! DC 0v AC 1v sin(0 0.5 10k)
*VC vc gnd! DC 0V
EIN+ in+ vcm vd gnd! 0.5
+ f1 C& O3 u+ D! qEIN- in- vcm vd gnd! -0.5
5 w$ E6 R9 o6 X: w*****************

M1 n1 vb1 vdd vdd xxxx L=Lp W=Wp
( y0 }( m( G& U& MM2 n3 in+ n1 n1 xxxx L=Lp W=Wp1
& s! }9 K, ]  Y9 H% |M3 n2 in- n1 n1 xxxx L=Lp W=Wp1
M4 n4 n4 vdd vdd xxxx L=Lp W=Wp4
M5 nout n4 vdd vdd xxxx L=Lp W=Wp4
M6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn3
M7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3
6 `$ [! @* e- O! tM8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn2
M9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn2

***********analysis*************
9 ^6 @( |6 m1 |  l! z************output**************
$ E& A0 \, N- d- X% \# K2 g.op
" c4 c+ K, n4 a2 }( Y; ]3 y: ]0 R% `.option post
.tf v(nout) vd
.end

      v(nout)/vd                               = -115.0583
+ }+ H  K/ U* g2 k6 a+ d$ P      input resistance at             vd       =  1.000e+20
      output resistance at v(nout)             =    1.0725x
2 {8 _1 E2 K+ f9 U增益只有115.... 要怎麼才能升到1k以上勒??
& q  d+ s  D6 O+ @; R7 D
) P* q5 Y  u5 S1 w! a- ^[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]

vince

one stage op with gain 40dB
差不多極限了

st80069

原來如此...原來是到極限了...
因為小弟的解釋跟說明，造成指導老師誤判成後面的部分屬於LDO，
結果反而調不出我要的值，
7 L! k2 e6 v6 [) K. D+ t/ w- H( s" x小弟也跟同學討論了許久，以為會不會那張圖就是整顆OP，所以也開始試著從two-stage的方向下手
: F4 P$ O9 u8 }
9 F8 N, d  I7 q
多虧有vince大大的肯定，小弟才敢放手去做
+ Z& I/ L( h2 ~1 B
不過，現在卻又遇到個難題，
電壓值該怎麼調，或者W/L該怎麼分配，
4 b( V/ Z( {/ M6 K3 J才能讓Mdrive的部份便成SATURATION??
! f  P0 e. y! d8 ~調了整整一個下午，linear就是linear，說不變就是不變....
M5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~

mbission

MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話)
7 ~( w1 e; X/ Y看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉
8 y0 ~( N5 y" n$ j1 \: q, s, m0 z你可以調看看

vince

能不能說明一下regulator的load是什麼?
因為看起來是IC內部的power
1 \+ y, e0 D' e  A  |8 E( N需要多少電流?
regulator 的load regulation spec是多少?
第一級OP bias電流多少?
這樣比較好提供意見　

kevin

thank you for sharing this material

st80069

謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。
謝謝hiyato大大提供的PAPER......
) X+ K# X- V4 l3 p8 l; b回vince大大，
) o' X8 c+ ]6 w6 Y! ?# H9 U1 [load預計是SRAM ARRAY，是作為SRAM的供應電壓用。
0 t- N  h1 g7 [# J3 i8 g剩下的...恩，也不太清楚，似乎是自己設計....
所以...就想說先以增益為目標....
6 d: G1 n  k. r$ Y/ v6 X
" V9 b9 p9 }' M2 e[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]

mdtjason

有資料可以參考嗎?
, Q$ s, o  s- t$ Q' q感謝大大們的分享~~~~~~~~~~~~~~`

賴永諭

output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!
當然會犧牲headroom

finster

如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)
4 s5 Q9 r; u* w0 o, C& c不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住

vince

1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain
8 E8 U* s. V2 g2 W9 |* F$ D  ]   原因是kbgriver所說的  
2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
5 y; \! x7 e0 H$ i! ]- d8 R   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region
   做了也是白做
8 ~5 ?5 Q. B, c& h/ {9 S3. gain大有他的好處  可是over design只是增加自己的困擾
: Y' g) }* V! d8 T   所以你應該是要去算一下你到底需要多少gain
  K. C2 U  ~0 }, K8 h. z4. 如果你是學生  而這個不是你論文的主要部分
3 i0 n8 @$ ]9 x2 ~) A. P   那我會建議你用更簡單的架構
! I; c9 ?+ p3 Y" m   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation
   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的
. B" Z9 T8 \5 k  b1 z: Z5. 你的VCM就是你的Vref 不是1/2 vdd
6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了
7 Z/ h) c; m% Z0 a. I7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重
8. 今天話有點多  不好意思

squallscer

XDD
, _: e% M6 P4 _* z) ]0 u不會拉，vince大大見解非常的寶貴唷！
/ o- n- v0 r5 |更謝謝finster大為我提供的建議，
! |3 \5 a) K; T7 b; g; t7 A2 E看到各位大大為我解答，讓我求助無門的情況下感動非常了
恩，我現在就試試各位大大的方法，跟建議，
我試完後的結果再跟各位大大報告！
) k, b! v9 g! c" {9 s謝謝大大們的不吝指教....
+ l. W- z' i) E. `(話說....我的專題老師....可是很強的老師....與其說造成他的誤判，還不如說他因為趕時間，而我的意見又很多，他反而覺得都有可能，只是他傾向試上面的方法...對老師真是萬分抱歉啊)
8 E& L/ ~6 y! {
恩恩~~~對喔~~~Md處的地方，看RAZAVI後，就TWO-STAGE來說，應該再底下再接一個NMOS，給他負載，並且提供電流...
& L. P' ?8 q' C9 C而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....
除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處，是顆sram...
小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~

1 G2 U% A, E6 m3 D; w: v+ j* R[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]

st80069

咦?
話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
(昏頭)
6 ^( p$ @: |# [) B) D; c抱歉抱歉....
5 M% Y& z* X. p. |! ifinster大大說的....是指沒有MD和MC時的設計嗎??
% J8 N! h. Q# O恩...那應該是我的寬長比設計的問題了...
( E$ i( f  T8 R% Q4 f$ l5 W我重新再重推做一次...
0 d0 L5 q% G) o9 N* B
[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]

jerryyao

原帖由 hiyato 於 2008-5-20 08:35 PM 發表
: C* {% Z6 y0 Y: x+ h" b; A有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
附上他的paper讓大家研究看看。
( e# ]) L- s" P4 _**** 本內容被作者隱藏 *****

regulator領域是我的下一階段要做的目標，看別人推薦的paper比自己是找有效多了。
要錢以後再說。
3 M& L) w1 Z# }0 O
4 ]' [3 G% m" q$ K6 p[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]

finster

原帖由 st80069 於 2008-5-22 09:46 AM 發表
7 r9 F  y& {& v; C4 N* g咦?
% s5 w4 }  K" g& h話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
(昏頭)
! Y; ~5 [3 p  p抱歉抱歉....
finster大大說的....是指沒有MD和MC時的設計嗎??
; w+ u* `) [; Z0 j% T. X恩...那應該是我的寬長比設計的問題了...
我重新再重推做一次...

: u4 B# X9 \* M  _6 Y( r
% C4 d' Q; d$ C: ?* Z: P6 d6 c  ?
不了解你指的MD和MC的縮寫意思
* ~+ l! z* K7 n  ~2 W我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance
因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去
自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的

st80069

喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
- J# _  P9 g! P6 X8 L- V  k很謝謝kgbriver的寶貴意見~~~
看finster大大的解說，
發現OP的學問，還真是多....
( B/ Y5 Z- V9 ?9 G7 K唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~
& ?0 ], U5 `; l+ I: H) X
) E! x! `2 \% Y- Y從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?
  l/ ~) D8 @9 b' h
恩.....原來如此...
今天發現了一個問題.....小弟的功率真是省到了一個極點....
1 S1 g7 z0 x7 L6 v電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升....
. z( B/ [' t' i) _7 e也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~
結果失敗....
真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新....
* a! n& g) X( Y) b大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)

finster

原帖由 st80069 於 2008-5-22 10:50 PM 發表
喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
3 G9 r$ B- g9 E/ y" U  s( }6 Y小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
; ~6 f# X! k4 X, j3 A+ d很謝謝kgbriver的寶貴意見~~~
看finster大大的解說，
8 S: [: o4 f0 W. B% b9 c8 F發現OP的學問，還真是多....
8 m, g; N( A2 a5 d唉...小 ...

; j6 t4 W/ P0 T' n1 @; H

我想,你有點誤會我的意思了
在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬
9 x" l' n# H/ f) ~. R. I而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op

st80069

原帖由 finster 於 2008-5-21 02:03 PM 發表
- P* e) ]$ ?$ R5 p" \1 _! z2 {. q4 R如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...

" s: y7 u2 |- E. Y& |
( e8 U, U5 a5 K  j嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....
哀....然後面積就變得超大超大....