bandgap的模擬問題 (單N,PMOS組成)

st80069

因為很神奇的，製程裡(.lib檔)沒有BJT，只有NPMOS，
3 v3 E+ {' u0 g( K. Q2 |所以，選了一篇paper裡有近似功能的bandgap。
, m0 m& e: Z% N$ w9 {8 n

而我，沒有任何參考類似bandgap的資料，Rasavi裡也只畫個示意圖，
更不確定我的模擬到底對不對，只是覺得很像...

+ R# C- a7 n6 f: O! _
問題1：請問這樣的模擬圖算OK的嗎?  或者誤差該多少才是合理。還是，有其他更好的架構可以建議的~~~
問題2：他的公式是怎麼extract VthN 和 Vthp的，好神奇..


以下是 bandgap voltage reference 的相關討論:
bandgap無法將壓差降低  
; h' U$ P: d0 i/ r  V! NBand-gap BJT 如果 layout 不 match
bandgap電路的loop gain模擬
) Q' ]) C& [/ }0 j5 u; [bandgap设计 仿真中的温度曲线问题！！
請問有關 bandgap 內 op的 spec ....
  C9 l& n2 {; `2 B" ~bandgap的模擬問題 (單N,PMOS組成)
% S5 s% [$ a. }( hBandgapDC扫描温度特性时,不能正常工作

, {/ c: O; j! a! i; F
3 `6 ^0 m5 H& l. P) ^' [0 [- E
. m3 B1 x- ~  Y; X4 ~/ O: V) N[ 本帖最後由 sjhor 於 2009-3-17 06:03 PM 編輯 ]

vjc5

問題1：請問這樣的模擬圖算OK的嗎?
有符合你的specification嗎? 若有 就OK
問題2：他的公式是怎麼extract VthN 和 Vthp的，好神奇
不懂"extract VthN 和 Vthp的". BGR通常具備正溫度與負溫度係數. 得到與溫度無關
而常見Vref電壓是1.2V 可參考Rasavi

st80069

嗯嗯~~~謝謝vjc5 大大~感激感激~~
喔喔喔~~抱歉，忘了提到我的Vref欲設計的壓值，對不起對不起 ><~~~
這是sub-1v BGR的paper裡面發現的電路圖~~
2 o6 }6 s1 H5 X& n" Q它裡面提到說，vthn 跟 |vthp|都是成負溫度係數，而 |vthp| 的係數又為vthn大，
( D- u6 w1 T# ]1 [" u( V  S所以從公式裡面看到相減，而vthn又有大於1的倍數，看起來相當合理的樣子。所以就選擇它作為我的電路設計。

我欲設計的壓值是Vref=0.6v~~
我的specification...恩....好像沒特地提到他的規格...
我要做的專題裡，只說明，它需要一個與溫度無關的電路設計提供Vref，
( h  b9 s3 _2 b) j0 W7 S! n所以，到處尋找有沒有像我這樣-50mv~+50mv的誤差也符合bandgap設計目的的經驗~~
( M  X- N9 z4 A3 D8 w. P7 e! C
如果....
* l; Q- O5 _* B4 G; `# O" K有建議我及早放棄這個找尋新的不用BJT(不知道位啥，製程裡就是沒有BJT)
3 q3 d( n5 b: t+ G. _0 Y. O( }0 h' L的設計也是可以~~(汗)

alab307

1. 我覺得不OK, 溫度係數太差了
     左邊產生的偏壓還比合併的溫度係數好ㄟ
2. MP, MN的工作區域, 在論文中應該有描述, 你取的size對嗎?
    跟論文比一下溫度係數
3. CMOS製程都會有寄生的BJT, 只是你拿到的.lib內沒有

st80069

對不起對不起~~~在下眼殘...一直把公式的Vgsn看成treshgold voltage....拍謝拍謝~~~
嗯嗯~~~十萬分的對不起~~~
謝謝大大們不吝嗇花了時間回在下這篇小小的問題~~
恩，這樣公式就知道如何推了~~~感謝感謝在感謝~~

回alab307 ，
  o# [0 s5 V* W* [9 h) _- X對啊~~大大也發現這個第一點的問題...原來真得不行.....
我發現的這篇paper，感覺有點像bandgap的合輯，有概念，
, [3 s( N' S& w) R. ~! J但不會很清楚的跑出模擬或製作過程。
" o* `3 o1 T  _, S( D: ?, d恩....看來要重做...繼續加油~~~

st80069

恩恩~~我做出來了~~
這次模擬的結果，vref = 0.603V，溫度係數約20ppm XD
+ p: e! M9 z& \" e8 G2 Q
******模擬過程******
因為我發現，就連偏壓電路也會因為溫度而改變偏壓值，
所以，為了避免它們所帶來的影響，就連同偏壓電路也一同設計，
vgsn 與 |vgsp| 的溫度係數比還是會依循公式而能找到R1與R2的比值。
3 f* }& q$ }# B# V- D/ Z1 Z$ ]2 M而這樣，就設計出來了....
*********************************************************
# \& t! j: G) H- z7 w: E3 F+ W
7 b4 m5 V5 e7 @不過，還是有個問題....
9 @7 y9 H1 Z5 p9 c8 O% P因為paper裡寫說需要幾乎能忽略的電流值流經R1 R2，
8 S* t( E6 X4 N/ u* w我想目的應該是電流是因為由溫度掌控著，而R1，R2若有電流影響，
則測vgs的溫度係數時也會因為R2，R1上的電壓值改變而不準，所以要大。

但是，我取的電阻兩個串聯加起來總共1500K.....這樣，會太大嗎???
我怕layout的時候，面積會....唉唉唉~~
謝謝大大們不吝給予意見~~

semico_ljj

现在P、NMOS设计的Vbg的ppm可以设计到20一下吗？？？？？？

shinnyi

請問一下你的Mp和Mn的W/L為何呢
7 r& ^" Y9 h, _7 g
* @4 e6 Z' S$ L0 W/ v( {  N: C另外 R1和R2我加起來是305k而能
, H/ U$ G* l' Q$ R之前是串起來是1400k，後來發覺可以不用這麼大，約為305k 左右
我的vref為240m