bandgap的模擬問題 (單N,PMOS組成)

st80069

因為很神奇的，製程裡(.lib檔)沒有BJT，只有NPMOS，
  K) m% r$ ]: \所以，選了一篇paper裡有近似功能的bandgap。
# Z9 M- E& i" d$ q' W

* W1 [) v' j$ @( O; i7 {) p/ _( [而我，沒有任何參考類似bandgap的資料，Rasavi裡也只畫個示意圖，
更不確定我的模擬到底對不對，只是覺得很像...


問題1：請問這樣的模擬圖算OK的嗎?  或者誤差該多少才是合理。還是，有其他更好的架構可以建議的~~~
問題2：他的公式是怎麼extract VthN 和 Vthp的，好神奇..


% c8 a. ^& x$ s. C以下是 bandgap voltage reference 的相關討論:
bandgap無法將壓差降低  
Band-gap BJT 如果 layout 不 match
bandgap電路的loop gain模擬
7 ~( ]2 F$ B1 w2 Ybandgap设计 仿真中的温度曲线问题！！
& k: D7 l0 z1 ~% G; r1 e( _請問有關 bandgap 內 op的 spec ....
bandgap的模擬問題 (單N,PMOS組成)
BandgapDC扫描温度特性时,不能正常工作
: ?. p; j: F! S


; ^7 U* _& G  C1 T% }2 l4 X[ 本帖最後由 sjhor 於 2009-3-17 06:03 PM 編輯 ]

vjc5

問題1：請問這樣的模擬圖算OK的嗎?
4 u6 x5 I* o- h# B0 s  Z' @有符合你的specification嗎? 若有 就OK
2 U- |5 K9 _+ G9 p( g7 ]問題2：他的公式是怎麼extract VthN 和 Vthp的，好神奇
不懂"extract VthN 和 Vthp的". BGR通常具備正溫度與負溫度係數. 得到與溫度無關
而常見Vref電壓是1.2V 可參考Rasavi

st80069

嗯嗯~~~謝謝vjc5 大大~感激感激~~
喔喔喔~~抱歉，忘了提到我的Vref欲設計的壓值，對不起對不起 ><~~~
9 v+ V/ _! C6 g/ ?7 M2 ^/ m* X這是sub-1v BGR的paper裡面發現的電路圖~~
. G: N8 q/ O3 B/ a5 F2 m. L, R$ k' B它裡面提到說，vthn 跟 |vthp|都是成負溫度係數，而 |vthp| 的係數又為vthn大，
所以從公式裡面看到相減，而vthn又有大於1的倍數，看起來相當合理的樣子。所以就選擇它作為我的電路設計。

我欲設計的壓值是Vref=0.6v~~
我的specification...恩....好像沒特地提到他的規格...
* E% S  ]. s# E/ i: [/ h我要做的專題裡，只說明，它需要一個與溫度無關的電路設計提供Vref，
所以，到處尋找有沒有像我這樣-50mv~+50mv的誤差也符合bandgap設計目的的經驗~~

, p9 N" i/ M& X( S如果....
0 K* X: o: J. o- g有建議我及早放棄這個找尋新的不用BJT(不知道位啥，製程裡就是沒有BJT)
! W: o7 v! M! B6 |& ?! X, T的設計也是可以~~(汗)

alab307

1. 我覺得不OK, 溫度係數太差了
     左邊產生的偏壓還比合併的溫度係數好ㄟ
6 l+ x& L! c$ u2. MP, MN的工作區域, 在論文中應該有描述, 你取的size對嗎?
    跟論文比一下溫度係數
3. CMOS製程都會有寄生的BJT, 只是你拿到的.lib內沒有

st80069

對不起對不起~~~在下眼殘...一直把公式的Vgsn看成treshgold voltage....拍謝拍謝~~~
% D& [6 W. m/ U4 n7 q嗯嗯~~~十萬分的對不起~~~
謝謝大大們不吝嗇花了時間回在下這篇小小的問題~~
恩，這樣公式就知道如何推了~~~感謝感謝在感謝~~
" Y: j/ }- a" I
* S0 C  ]0 y* B( Z# P, w: |回alab307 ，
4 L6 F% w0 |  P0 H對啊~~大大也發現這個第一點的問題...原來真得不行.....
, C9 l$ H1 m) ^. i) _; C我發現的這篇paper，感覺有點像bandgap的合輯，有概念，
但不會很清楚的跑出模擬或製作過程。
+ _4 Y) C# m% {6 W恩....看來要重做...繼續加油~~~

st80069

恩恩~~我做出來了~~
這次模擬的結果，vref = 0.603V，溫度係數約20ppm XD
/ u9 `! @) O0 z7 d, l
******模擬過程******
因為我發現，就連偏壓電路也會因為溫度而改變偏壓值，
所以，為了避免它們所帶來的影響，就連同偏壓電路也一同設計，
4 ?0 V- @$ C* Wvgsn 與 |vgsp| 的溫度係數比還是會依循公式而能找到R1與R2的比值。
  V+ T' `5 R; N8 I  o% @& ]而這樣，就設計出來了....
3 _- ]" J, V, R: c7 e" n*********************************************************
+ g' [6 `; p" K6 s! f6 V9 P
不過，還是有個問題....
4 {( ^: _7 k8 |2 I$ V! C0 w因為paper裡寫說需要幾乎能忽略的電流值流經R1 R2，
我想目的應該是電流是因為由溫度掌控著，而R1，R2若有電流影響，
則測vgs的溫度係數時也會因為R2，R1上的電壓值改變而不準，所以要大。
- |+ X: E; X! F" j! R1 l( x; V
但是，我取的電阻兩個串聯加起來總共1500K.....這樣，會太大嗎???
我怕layout的時候，面積會....唉唉唉~~
謝謝大大們不吝給予意見~~

semico_ljj

现在P、NMOS设计的Vbg的ppm可以设计到20一下吗？？？？？？

shinnyi

請問一下你的Mp和Mn的W/L為何呢
: R, i1 ~3 K) N+ p) E/ K8 p
另外 R1和R2我加起來是305k而能
, A( {; s  Q9 H  v8 K2 E3 l: B# @之前是串起來是1400k，後來發覺可以不用這麼大，約為305k 左右
8 y- J. Y0 w8 O. H6 I我的vref為240m