模擬OP,Phase Margin不同??

andywu

我模擬簡單的OP,OP內部是由5個MOS組成的單級,其中差動對是兩個NMOS
$ y# B9 R9 M! q4 r
1 K, W' d/ O7 n3 G我兩端的DC LEVEL大約是1.2V

所以我模擬OP看DC GAIN,PHASE,BW,主要想看穩定度
$ ~8 ~& i2 L; G$ ]0 h
$ B5 E7 F% Q4 F1 y5 h$ L0 f$ a8 g1 ^我是在差動對一邊給DC 1.2V,另一端給DC 1.2V AC 1V

+ H3 P; u# A/ |0 u  i  tEX:

7 c. P3 E- R! D1 b/ y7 _VP  P 0 DC 1.2
VN  N 0 DC 1.2 AC 1
; U# Q# I' D/ c5 r0 c" W+ a- a
; R+ N7 B' [3 e.
; s( W  s6 p( W' _2 x9 o3 b0 u3 S.
6 X5 A# w: n: A# S% f.
5 b6 m+ E2 a* e, J) p當然最後是看vdb(out)和 vp(out)

但為什麼寫成這兩種方式,phase會不太一樣呢?

" V  M- x- G7 C2 E* N; E方式1:
VP  P 0 DC 1.2
VN  N 0 DC 1.2 AC 1
7 X8 s  p4 y# h  r- N
: c) P" d0 G/ X$ |方式2:
5 W+ E) z0 A; F' {6 @VP  P 0 DC 1.2 AC 1
VN  N 0 DC 1.2

方式1,出來的PHASE是從0往負的掉,最後看在0 db時再加180度
/ o; j1 g! [- P; B6 h8 X1 M方式2,出來的PHASE是180往下掉,直接看0 db的度數
2 h0 @# ~" z" T( Y
; }  i8 x9 @( ~理論上兩個從0db對到的phase應該要一樣吧

可是我用方式1:是-119度,所以加上180是61度
( f* e9 K  m' \0 ]3 W9 n' b      用方式2:直接看0db對到的度是73度
/ }  _3 [; Y5 E( b6 C+ u! U$ ?- X
應該是要看哪一個為準呢?這判斷是和OP內部差動對是由PMOS OR NMOS構成有關嗎?
$ P$ g7 B! L" c/ D! ?
' [! a5 ?$ \( }" I+ v

seanyang1337

Hello,
基本上第一種方法是對的,你看電子學的書這麼久了有看過Phase是從180開始往下掉的嗎??????
# E" A, _4 g; @7 G: F; U那表示你的正反顛倒啦.

zy21

理論上該電路確定以后，P1和GBW的位置不會改變。對此現象感到迷惑，因此自己隨便搭建暸個如樓主所述的OP，SIM后並沒有樓主所述的現象，無論在哪耑輸入AC SIGNAL，增益、－3dbBW和GBW的位置都沒有改變，PM也一樣。
- A8 e% N3 P* l$ P9 `請先檢查一下OP的直流工作點是否得到正確設置？

andywu

理想phase是不是60度最好?
phase太低電路會不穩定
太高的話有沒有什麼缺點呢?(ex:70~80)

zy21

還有一點疑惑的地方，為什么方式1是從0往下掉呢？應該是方式2從0開始往下掉吧？是否描述顛倒暸？
另外，PHASE從180開始確實說明正負耑反暸，但是並不能認為是徬真的問題而忽略可能存在的電路問題。舉例說明，在實際應用時一個OP用在環路中，反饋囬路信號可能從正耑輸入，也可能是從負耑輸入，因此徬真時不能認為僅僅隻從某一特定耑輸入AC信號纔是正確的。
還是建議檢查一下所搭建的電路。

zy21

原帖由 andywu 於 2008-8-28 09:56 AM 發表
理想phase是不是60度最好?
1 z7 X$ O2 r( y7 J/ m3 z  Hphase太低電路會不穩定
7 h# m% T7 l; h" k4 i8 F) L太高的話有沒有什麼缺點呢?(ex:70~80)

現在隻是單徬OP，PM在后麵驗證LOOPGAIN時再作最后敲定比較好，也就是確定好整個環路和負載條件等等。一般比單獨徬真OP所得PM要高。
PM太高當然也不好，直觀來說就是響應速度慢暸。據一些PAPER經驗之談，比較建議取在60∼70＋之間。其實個人認為，具體還是看設計所對應的應用，在速度和精度之間折中。
# \" Y3 \4 M  r! J' }/ o- r. z4 ?9 x  G對于這點我理解不深，還請大大們能來指點一下。

chenwhae

VP 及VN AC 輸入對調，回授路徑也要變動，一般來說OP 對稱性的關係，正負回授PHASE MARGIN會有差

andywu

原帖由 chenwhae 於 2008-8-28 11:05 AM 發表
VP 及VN AC 輸入對調，回授路徑也要變動，一般來說OP 對稱性的關係，正負回授PHASE MARGIN會有差

大大,我這個例子是open loop的方式來看輸出,也會不同

andywu

原帖由 zy21 於 2008-8-28 10:04 AM 發表
0 Q& D9 Z0 U$ s# \: X9 C還有一點疑惑的地方，為什么方式1是從0往下掉呢？應該是方式2從0開始往下掉吧？是否描述顛倒暸？
另外，PHASE從180開始確實說明正負耑反暸，但是並不能認為是徬真的問題而忽略可能存在的電路問題。舉例說明，在實際 ...

* b. \4 t: h8 c/ ^+ @# |
3 N: T: s  M6 \1 r6 R大大,沒錯,我描述顛倒了
通常模擬AC特性,AC訊號是加在回授那端嗎?

semico_ljj

觉得楼主还是要把什么是feedback先搞清楚，看一看书吧。。。。。。