模擬OP,Phase Margin不同??

andywu

我模擬簡單的OP,OP內部是由5個MOS組成的單級,其中差動對是兩個NMOS

我兩端的DC LEVEL大約是1.2V

* V1 e3 x" p) U7 T$ y所以我模擬OP看DC GAIN,PHASE,BW,主要想看穩定度
& D$ L3 A3 }% T4 k! r
) _" `) @9 e/ J. |* [8 u& @我是在差動對一邊給DC 1.2V,另一端給DC 1.2V AC 1V
& v6 S% h& g3 n4 z0 Z( W# c
EX:

2 |* L* s- ?+ s; k# a7 mVP  P 0 DC 1.2
# q! c$ J! f# O0 L( RVN  N 0 DC 1.2 AC 1

.
.
4 ?) k- n9 s1 m$ D& O4 W( J.
7 o3 ]% E/ ^; S% o當然最後是看vdb(out)和 vp(out)
6 \6 k" p+ H& j; Z- s* \$ R
但為什麼寫成這兩種方式,phase會不太一樣呢?
. t8 o7 O$ y" I8 F: ]
方式1:
VP  P 0 DC 1.2
. B) a! B) D- \& G8 K0 HVN  N 0 DC 1.2 AC 1

- E: T+ b. X: f! j方式2:
VP  P 0 DC 1.2 AC 1
2 k: `; ?0 C( ]VN  N 0 DC 1.2

方式1,出來的PHASE是從0往負的掉,最後看在0 db時再加180度
方式2,出來的PHASE是180往下掉,直接看0 db的度數
, x0 P1 ]% ^: v7 s# f3 r
; P* H* L' L& A1 h理論上兩個從0db對到的phase應該要一樣吧

* E( f% W( x6 t: P1 N/ c+ o可是我用方式1:是-119度,所以加上180是61度
      用方式2:直接看0db對到的度是73度
: f; G) e, L. ~! f, ~" y3 t0 j$ m
應該是要看哪一個為準呢?這判斷是和OP內部差動對是由PMOS OR NMOS構成有關嗎?

; D* j6 J$ D# Q

seanyang1337

Hello,
2 S6 b/ E1 H: M; B6 K基本上第一種方法是對的,你看電子學的書這麼久了有看過Phase是從180開始往下掉的嗎??????
那表示你的正反顛倒啦.

zy21

理論上該電路確定以后，P1和GBW的位置不會改變。對此現象感到迷惑，因此自己隨便搭建暸個如樓主所述的OP，SIM后並沒有樓主所述的現象，無論在哪耑輸入AC SIGNAL，增益、－3dbBW和GBW的位置都沒有改變，PM也一樣。
+ f1 i* J3 n! |請先檢查一下OP的直流工作點是否得到正確設置？

andywu

理想phase是不是60度最好?
phase太低電路會不穩定
太高的話有沒有什麼缺點呢?(ex:70~80)

zy21

還有一點疑惑的地方，為什么方式1是從0往下掉呢？應該是方式2從0開始往下掉吧？是否描述顛倒暸？
6 J! q6 O' r% {' Q* G( {3 p另外，PHASE從180開始確實說明正負耑反暸，但是並不能認為是徬真的問題而忽略可能存在的電路問題。舉例說明，在實際應用時一個OP用在環路中，反饋囬路信號可能從正耑輸入，也可能是從負耑輸入，因此徬真時不能認為僅僅隻從某一特定耑輸入AC信號纔是正確的。
  I8 e) P" n% f' J) |還是建議檢查一下所搭建的電路。

zy21

原帖由 andywu 於 2008-8-28 09:56 AM 發表
理想phase是不是60度最好?
phase太低電路會不穩定
9 {, A0 h8 l9 _0 @8 x/ [太高的話有沒有什麼缺點呢?(ex:70~80)

) w- F- c& S1 O, _現在隻是單徬OP，PM在后麵驗證LOOPGAIN時再作最后敲定比較好，也就是確定好整個環路和負載條件等等。一般比單獨徬真OP所得PM要高。
/ D  L% t. I% d% L! G+ w: U% k( V% aPM太高當然也不好，直觀來說就是響應速度慢暸。據一些PAPER經驗之談，比較建議取在60∼70＋之間。其實個人認為，具體還是看設計所對應的應用，在速度和精度之間折中。
/ h# _, N7 c" j2 K, G# _, C9 i6 Z對于這點我理解不深，還請大大們能來指點一下。

chenwhae

VP 及VN AC 輸入對調，回授路徑也要變動，一般來說OP 對稱性的關係，正負回授PHASE MARGIN會有差

andywu

原帖由 chenwhae 於 2008-8-28 11:05 AM 發表
VP 及VN AC 輸入對調，回授路徑也要變動，一般來說OP 對稱性的關係，正負回授PHASE MARGIN會有差

! U, Y2 g$ I: j. n- _4 E
5 U5 m. L, j* B- a大大,我這個例子是open loop的方式來看輸出,也會不同

andywu

原帖由 zy21 於 2008-8-28 10:04 AM 發表
6 }$ S8 b0 }. G" O2 u還有一點疑惑的地方，為什么方式1是從0往下掉呢？應該是方式2從0開始往下掉吧？是否描述顛倒暸？
& X9 g& z4 C5 y6 k2 a+ |( X8 m另外，PHASE從180開始確實說明正負耑反暸，但是並不能認為是徬真的問題而忽略可能存在的電路問題。舉例說明，在實際 ...

' i4 B- g0 H3 ~, s5 q
大大,沒錯,我描述顛倒了
通常模擬AC特性,AC訊號是加在回授那端嗎?

semico_ljj

觉得楼主还是要把什么是feedback先搞清楚，看一看书吧。。。。。。