Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 4265|回復: 3
打印 上一主題 下一主題

[問題求助] 請教FPGA差動輸出的問題

[複製鏈接]
跳轉到指定樓層
1#
發表於 2009-4-28 19:53:30 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
大家好+ O+ m  p8 S3 `3 o+ C2 I; {  T
$ J" i" \- c" h& k) u9 @0 v
想請問一下
% f- d( M( F' D; ]/ u, w$ s& G8 l8 W0 j( H0 f3 M
現在我的FPGA外接4組driver IC
3 C9 Q. C8 g# Y  C) L, y2 u
: B& i( p6 M) c& d此IC為differential type的輸入# a( y9 v( o; ~! V
+ S; P$ V3 U4 K  C! t6 y
: p# ]/ p8 Y8 h' r8 D5 h, e3 }
我現在每一筆控制data為4bits (期望能操作在500MHz以上)
8 r6 ^- p& Q" j" T0 ~/ L& \" \# f
6 y- s0 X7 |0 j! ^+ V8 |/ H每一個bit分別同步控制一組driver IC! o% x/ Q  v" ~

; Q. V1 p" \6 R+ z  x3 L, h+ T8 v
6 O: C) U+ H7 N3 s- K我想請問一下4 V5 e. O2 D1 {5 V! h+ z9 z

, I( s& I8 J5 X3 p" t我想把每一個bit在送到driver IC之前
/ W1 e% m% n7 V! B3 c
& u0 d! A6 X& u先轉成differential mode3 n0 e1 x/ F( e3 T  Q- {
. G. I* Z+ c6 S4 G' V. ?
8 c. r; I3 a6 a! j) L& i7 u
我現在的想法是
% n- D* ?3 r/ ]' M9 A5 F4 ?
% K5 e0 Y: o/ X9 [寫個differential mode 的module; [3 _4 k/ X' k8 m
2 e5 J- `2 _& K) g: F; {
此module很簡單1 K# g+ \, ~$ q: ^/ @7 s+ b

, `4 s- J5 s# R, s為單一輸入
$ ?& X" [3 f) m; r! N1 U4 D
* E1 P# j! D3 [% Y% i經過一個buffer 與 一個反向器) @; P! z; ]" T) P' _
: _' t; z, ~0 d
的雙輸出
- V7 I$ @& W/ F0 u
1 T9 ]; b0 G9 ^  L: O9 h9 Y) l  u+ r4 P/ r! g+ w6 F& W6 Z% H
% E; p8 b$ u" L- ?$ ]

! K$ Y2 K  c* _) g. N感謝
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2009-4-28 22:31:27 | 只看該作者
請使用DDR的IOB並把IO type設定成LVDS即可; k3 w- M. I" ~
不需要特別去設計一個module
3#
發表於 2009-5-6 18:41:20 | 只看該作者
直接使用的話,skew 的問題要特別考慮
6 e9 N. D, E! W/ i  q0 j" b3 Q另,一般 fpga,有現成的 differential io 可以用
3 c, Y$ X3 }4 d不過如果是 500 MHZ 的話,可能要挑一下了 ???
4#
發表於 2009-8-17 10:52:50 | 只看該作者
千萬不能這樣用( s3 O1 o3 r- d* w$ ^( _  ^
在高蘋上面你必須考慮兩個部份
+ m0 O+ l6 X2 p+ G3 W$ {. g外部PCB必須等長
9 D( s% C9 u0 @& y內部在LVDS buffer 之前的routing
$ |  V' r* g* m# D0 W, U# u8 ~不然你會q到死
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-9 08:44 AM , Processed in 0.125516 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表