請教FPGA差動輸出的問題

kokonut

大家好

想請問一下

現在我的FPGA外接4組driver IC

) J. H8 Z4 P- G此IC為differential type的輸入

% M: S9 P$ `- _5 B& u+ p4 p# `2 d& v
5 x; v2 ~/ U* v, l5 Q我現在每一筆控制data為4bits (期望能操作在500MHz以上)
) V. `5 w0 n% N
每一個bit分別同步控制一組driver IC

! i( q" \2 ?6 i% D) M
5 L) O* n) w7 y/ i% H我想請問一下

我想把每一個bit在送到driver IC之前
2 O2 H1 z- O3 r9 a% p) V3 k2 ]
; B! G# u5 G' k) y/ m先轉成differential mode

7 e) H2 f# V. k+ p$ Z& ^" }
! h9 v+ w6 e2 _) |0 d' Y$ O我現在的想法是
! I/ l" ]( X; g
寫個differential mode 的module
9 V9 M# b% A' {: K/ B! v
+ x) Q) W5 P0 O& H' q) }% S% y) |此module很簡單

5 l) M  @5 [7 I* P6 B' l; V為單一輸入
+ p( S3 e% C" [8 h; k% t
2 e, c8 t- U( |; N3 u6 N2 U% G經過一個buffer 與 一個反向器

3 ~6 [" G( K9 O2 _# ?! I的雙輸出

2 P3 i9 J: s. p/ [! g5 a


感謝

tommywgt

請使用DDR的IOB並把IO type設定成LVDS即可
不需要特別去設計一個module

videochip

直接使用的話，skew 的問題要特別考慮
0 d: p) x3 N% G另，一般 fpga，有現成的 differential io 可以用
不過如果是 500 MHZ 的話，可能要挑一下了 ???

fjuphilip

千萬不能這樣用
% W1 o' I0 k, C" \; c' w) E在高蘋上面你必須考慮兩個部份
- K3 O9 O6 T3 [0 q% m  y外部PCB必須等長
6 Q  ~6 A( h! J( r# A# G2 R7 Z% T) d內部在LVDS buffer 之前的routing
不然你會q到死