請教FPGA差動輸出的問題

kokonut

大家好
' k" c* {4 Y3 R5 L  y
3 Y0 C4 X9 J) m2 B2 Z想請問一下
/ Q6 [6 c. l* R, w9 c
5 F" n( ~: j5 [6 u, A現在我的FPGA外接4組driver IC

/ S7 }3 ]8 y- U6 O此IC為differential type的輸入

4 W: L' t2 P: y: W3 `+ F% J( }
我現在每一筆控制data為4bits (期望能操作在500MHz以上)
8 J+ T: a6 T/ }5 _5 N: a
% @+ K6 H) v0 t9 f  N每一個bit分別同步控制一組driver IC
4 n# d+ ]" j: _- D5 K7 N. m1 N

我想請問一下

我想把每一個bit在送到driver IC之前
* ^' ^, |1 D4 N* E0 f% t! P7 Q$ m
6 A7 {$ B4 K! i3 U: |先轉成differential mode

( i) P* J5 l2 J8 B! d8 T
我現在的想法是
7 g  ]* ]! j# m4 @; f: O
: p" k& X4 p5 \- \寫個differential mode 的module
- q: E: B6 t0 w1 q
此module很簡單
; b: ?' g+ S  l0 L# q) s
為單一輸入

/ ^) \- b# E/ R. g  I經過一個buffer 與 一個反向器

的雙輸出


' D3 u) R. [8 I0 Y6 Y3 L. A% G
+ |9 F7 q( ]! l1 S
感謝

tommywgt

請使用DDR的IOB並把IO type設定成LVDS即可
不需要特別去設計一個module

videochip

直接使用的話，skew 的問題要特別考慮
另，一般 fpga，有現成的 differential io 可以用
4 o/ A6 G4 x" j5 n; ]+ [不過如果是 500 MHZ 的話，可能要挑一下了 ???

fjuphilip

千萬不能這樣用
9 D& T2 v  Q6 {. @- }' @; D在高蘋上面你必須考慮兩個部份
6 i+ B( X" E  _1 p/ V. L: W, v$ T外部PCB必須等長
  G3 m% I' f( S, Q3 a內部在LVDS buffer 之前的routing
不然你會q到死