自強課程－－數位系統雛形與進階FPGA設計實務班送板子

陳雅文

【課程名稱】         數位系統雛形與進階FPGA設計實務班【入門+進階1+進階2】   
# i7 ]6 v/ |, ^/ J7 ]' V# G★贈送Xilinx Spartan6 FPGA開發板(價值8,000)
1 x' t- y% w) _/ E! b% _8 j9 `上過學員力推課程及講師!!上過學員力推課程及講師!!
0 }! Q% }) m1 e【課程代碼】        04C351
【上課時間】        3/22(日)-7/19(日)，9:00~16:00，共90小時(4/5,5/3,6/21停課)
【課程主旨】        本課程以實作為主、以業界主流FPGA為核心，用Verilog硬體描述語言及FPGA電路合成，教導學員從基礎學習，內容將搭配上業界常用週邊介面如：七段顯示器IIC、UART，…，最終達到在FPGA中建構屬於自己系統平台為教學目的。

教導數位系統雛型電路設計基本原則, 及操作技巧，內容將搭配VGA介面，及Xilinx提供的微處理機PicoBlaze整合自行發展之IP最終達到在FPGA中建構屬於自己Reconfigurable SOC系統平台為教學目的。

' G+ |# a. o% t, R; s8 W( P# B' }數位系統雛型電路SOC除錯常用技術及相關知識。包含基於模型的系統仿真平臺構建方法、PicoBlaze系統程式設計及除錯、硬體除錯利器ChipScope Pro工具介紹，並實際以Lab方式來實作PicoBlaze嵌入式平台除錯方式，藉以講解FPGA常用的除錯技巧。講解RISC CPU微處理機架構，並以以Xilinx PicoBlaze Verilog原始碼為基礎為實作範例做完整的說明。本課程詳細介紹 PicoBlaze CPU 及其系統架構，指令集之設計及修改, 加入屬於自己的指令集並整合在Reconfigurable SOC系統平台為教學目的。
【修課條件】        數位邏輯基本觀念
【課程大綱】        【入門】FPGA/Verilog實戰設計、基本周邊IO 電路設計班(課程代碼 04C351-1)
1. FPGA 元件及架構介紹
2. FPGA 開發工具介紹及FPGA實習板
  Y) p6 o9 ?0 Z1 i8 {3 w3. FPGA 接腳及時域限制條件(Pin & Timing Constraints)及相關 設定
: ]  f$ {3 {5 e6 ]6 w# M, c9 O4. HDL 語言指令及程式介紹
5. HDL Basic Concepts
6. HDL Coding for Combinatorial Logic
7. HDL Coding for Sequential Logic
  m0 R* N1 \  w7 z2 k3 X+ b8. Test Bench
# X' U; M. P) A0 P3 a0 K9. FPGA IO控制
10. FPGA基本輸出入實習
+ a/ n2 ~( g* l/ p, [11. FPGA七段顯示器實習
12. FPGA點矩陣LED實習
5 z; s/ O3 R! Q+ q# \13. FPGA周邊控制與PC通訊實習
14. FPGA通訊介面實習
0 p/ S6 T! [6 Y0 z" h& d15. FPGA PWM控制實習
& u$ G) T$ A# t1 e# z/ r16. FPGA I2C介面通訊實習
0 T( _# Z- V# }2 I- M# I17. FPGA ADC類比數位轉換器實習
7 U- `9 p& s' @* o8 _: ^* ]18. FPGA周邊記憶體EEPROM讀寫實習

: \; @; `9 c% O, |【進階1】數位系統雛型電路SOC實務班(課程 代碼:04C351-2)
" p, e% i6 x" O3 ~8 M  k' s1.三個設計基本原則，包括面積和速度的平衡互換原則，硬體可實 現原則和同步設計原則
2.三個個常用操作技巧，包括Ping-pong Buffer，串並轉換操作和 Pipeline流水線操作等 技巧
( z+ X# D5 B" p5 Z6 z3.三個常用IP模組使用，包括片上的記憶體（SRAM、FIFO、ROM）， 時脈管理(DCM)和串列 收發器（SERDES）等
! k- a8 G8 J5 _4 `% j7 Z" I8 Z4.VGA 控制器I：基本原理、VGA 同步原理、圖像物件產生
5.VGA 控制器II：字元產生VGA 字元物件結合
7 C7 S3 `2 R7 ~1 }1 ^; N6.PicoBlaze RISC I 硬體架構：CPU內部結構、研發流程、堆疊 RISC CPU同步狀態機原 理、結構和設計
1 G1 ~# _* I( a0 W, g7.CORE Generator System及 HDL Design with IP Core Flow
/ @' ]: _1 L7 X$ B1 p★LAB：產生ROM、RAM、DCM 等IP
★LAB：UART IP結構和設計
5 n( V* [: B( C+ s, r★LAB：I2C IP結構和設計

【進階2】數位系統雛型電路SOC除錯、驗證與 內核設計實務班(課程 代碼:04C351-3)
5 Y. C+ W( o7 W6 _6 \) j+ V6 j6 n1.週邊界面及系統晶片整合架構介紹
4 B* t  V: U& V( ?2 ^& `9 X2.基於模型的系統仿真平臺構建方法(Lab)
' u& F# @4 y  M2 \% ?3.PicoBlaze RISC II 指令集：CPU指令集、組合語言、PicoBlaze 組譯器的用法與組譯器 指令
4.PicoBlaze RISC III 整合發展環境(IDE)：組合語言發展， PicoBlaze IDE 介紹, JTAG port Download 除錯
- I) Y& C( j& K/ T5.ChipScope Pro工具介紹Core Generator產生ILA、ICON core、 ChipScope Pro Analyzer 的使用，實際用於此SoC系統Wavefrom產生及Debug
1 U9 l  u* `& Z( _0 c
: P" a/ ]% ?0 Z2 V' N1 X【上課時數】        90 小時
【上課地點】        新竹市光復路二段101號研發大樓
【主辦單位】         財團法人自強工業科學基金會

【諮詢專線】        03-5735521 ext 3221 林小姐 wplin@tcfst.org.tw
! ]5 V; c6 o+ _+ `6 d
0 o7 ^$ z9 E$ D$ a0 T

陳雅文

  數位系統雛形與進階FPGA設計實務班【入門+進階1+進階2】   
★贈送Xilinx Spartan6 FPGA開發板(價值8,000)
. f0 A' p( P8 R7 }( T" K" Q$ s上過學員力推課程及講師!!上過學員力推課程及講師!!
【課程代碼】        04C351
, b* k; {2 s2 J. h【上課時間】        3/22(日)-7/19(日)，9:00~16:00，共90小時(4/5,5/3,6/21停課)
【課程主旨】        本課程以實作為主、以業界主流FPGA為核心，用Verilog硬體描述語言及FPGA電路合成，教導學員從基礎學習，內容將搭配上業界常用週邊介面如：七段顯示器IIC、UART，…，最終達到在FPGA中建構屬於自己系統平台為教學目的。

jlian168

請問:學費總共多少錢???????????????????????

fgg633

高雄叫 小 姐+賴sex598,高雄外 送 茶,外 約正 妹,好 茶推薦,高 檔 茶

fgg633