|
本帖最後由 sieg70 於 2015-4-9 04:42 PM 編輯
5 a) ]% ^8 W# b. H8 R. b: S' H+ _+ _- {
你的經歷只能說是數位ic設計中的一環 (prototyping).
( c1 ^- w4 z) l( e9 @& }7 Z g# l. q# l
數位ic設計, 以學理上大致分 design entry , synthesis, PAR 這幾個過程6 H' H5 d( q, z1 h0 s6 J5 D
其中每個環節都有不同公司的產品可以選用, 比如 synthesis 這環就有synopsys的 design compiler 跟 cadence的RTL compiler+ b: I" b* L* |
還有在各環節間還有驗證的問題, 從simulator到更完整的 prototyping, 也有不同的公司在做.
7 \: r7 I8 X- [4 n& s# \7 \所以, 只要是做ic設計的, 一定都會組合出一條 完整的 tool chain, 從最前面的 design entry到最後面的 PAR, validation, 都會選好 tools, 這就是所謂的 DESIGN FLOW.(有錢的公司就會買比較powerful (貴森森)的工具, design flow也會更完整, 沒錢的公司買的工具就比較陽春, 就要靠員工的肝來補...噁, 我不小心講出來了...)0 B* J8 g6 M- p( F6 I# q% S9 |# \
設計會成為一個流程, 你要一步一步走, 這其中又會牽涉到管理, 工具程式 (都是為了降低成本與開發時間, 及提升效率) 以避免投片後生產出來會哭哭....
! d& N) Q, }! U; q) @8 w3 [# s0 k9 p* L
! {1 |. Z2 j [; m" K4 S; ?而根據你所說的部份, 是最後面validation過程中, 大都會採FPGA protyping的方式來確定所設計的電路功能是否work, 來決定是否再往下走 (看要不要下線) H& Z) {$ l- q- V2 e/ A$ K" q
. Y: m( p* n1 O7 T
若要更清楚的話, 請到CIC去上課, 投資一下自己.8 _! w7 d0 f) I2 Q& i' l& H5 `# u& X1 t
8 i6 B) _. A9 B. Z
5 B. [% l* F, E4 B2 C, S
% `* ^: j$ Q% y* O& o+ |: o- h, G2 m3 h
6 X$ \$ W. i7 F. C( f/ B8 D4 y. W
* C; s m C/ }3 | |
|