菜鳥求問 - 釐清觀念

mrj0702

各位先進你們好：
8 i9 y9 z, O; M9 i  i' j3 V　　小弟應該算是初次"認真"接觸數位IC。所以想釐清一下自己的認知是否正確，之後的資料自己找起來也比較有頭緒。

$ j- Z% b) G8 g/ S2 V在學校的課程中大致上知道數位IC的流程如下：
" a' U# q& M$ R% k& ?9 t根據需求，先寫個基本的流程。
8 _; R' r4 X4 H! ]& T  ]3 P然後利用Verilog HDL(或VHDL)撰寫之後，在ModelSim(或QII)上進行模擬。
+ G7 G: r  {1 a/ p: L' v4 |) l如果正確，再燒錄到 DEII(或FPGA)進行平台進行再確認即可。
4 H# w  a: ^7 z, C& o
但是，如果要做成可以下線的IC(MOS那種)，中間不是需要將 VHDL code透過軟體自動合成電路(Layout)，然後再進行DRC、LVS...等驗證嗎？
這算是Referenced Flow for Cell-based IC Design 嗎??
+ V; F' w0 b5 a- Y' [0 j6 n
$ |3 x+ z* |* r% r( Z; {1 {# e( l5 h再請問，電路合成軟體一般都是使用哪一套工具?是Synopsys的工具?還是Laker?

麻煩各位先進幫我釐清觀念，越詳細越好，謝謝！

seraphim0512

第二個問題的話，我是使用Synopsys做合成，是學校提供的。

sieg70

: N& b/ s3 k* B4 s' }) u9 t9 C: K你的經歷只能說是數位ic設計中的一環 (prototyping).
# c8 P  r- _: l: I0 w; b9 t
# |/ S& u* q$ d數位ic設計, 以學理上大致分 design entry , synthesis, PAR 這幾個過程
( Z% Y1 D/ W3 V& C其中每個環節都有不同公司的產品可以選用, 比如 synthesis 這環就有synopsys的 design compiler 跟 cadence的RTL compiler
還有在各環節間還有驗證的問題, 從simulator到更完整的 prototyping, 也有不同的公司在做.
所以, 只要是做ic設計的, 一定都會組合出一條 完整的 tool chain, 從最前面的 design entry到最後面的 PAR, validation, 都會選好 tools, 這就是所謂的 DESIGN FLOW.(有錢的公司就會買比較powerful (貴森森)的工具, design flow也會更完整, 沒錢的公司買的工具就比較陽春, 就要靠員工的肝來補...噁, 我不小心講出來了...)
) x4 t; A5 f: q設計會成為一個流程, 你要一步一步走, 這其中又會牽涉到管理, 工具程式 (都是為了降低成本與開發時間, 及提升效率) 以避免投片後生產出來會哭哭....

而根據你所說的部份, 是最後面validation過程中, 大都會採FPGA protyping的方式來確定所設計的電路功能是否work, 來決定是否再往下走 (看要不要下線)

若要更清楚的話, 請到CIC去上課, 投資一下自己.
3 g! n; l8 e/ C6 u
& R$ \; ~% p" i0 i' v
/ F9 ?7 R  U1 e( G& ~' Y/ E: E
* x+ }6 G4 s' c) t4 W
1 g3 i/ Z# ~1 g! f
4 w( ]6 V7 L, R+ O
7 j3 N: d; e' h