Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 19757|回復: 25
打印 上一主題 下一主題

[問題求助] 有PLL用SIMULINK相關資料嘛

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-4-29 22:26:59 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
有PLL用SIMULINK相關資料嘛有PLL用SIMULINK相關資料嘛
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏1 分享分享 頂12 踩 分享分享
2#
發表於 2009-4-30 13:12:03 | 只看該作者
不知道這有用嗎?您試試看有沒有用,我也是在這論壇抓的
3#
發表於 2009-4-30 15:48:35 | 只看該作者
[local]1[/local]  f0 _) K3 p5 x4 D1 ?; ^; R: U3 Z; D
看一下有沒有用^^
6 g8 e* E2 T8 e1 M, p4 n我也是論壇抓的
4#
發表於 2009-6-12 08:23:13 | 只看該作者

Reference Data

Hi, 因小弟對於PLL有小小的研究..
) ]( U: ?0 ~9 ^! M4 q4 B0 w0 A3 M8 o
所以建立過behavior model  {% i0 H( ]7 ^

, x9 ?7 p- @  j3 x. U- K希望對你有幫助....% J0 i9 ^) @( v

' r' g+ u+ U) l9 u3 f8 f若還有任何問題可以再一起討論囉!! Good Luck  

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x

評分

參與人數 1Chipcoin +3 收起 理由
frank822 + 3 thanks for sharing this data

查看全部評分

5#
發表於 2009-6-12 23:38:33 | 只看該作者
請用2 \1 [7 V% v" ^) T6 R
http://www.mathworks.com/matlabcentral/fileexchange/4 g8 T; X3 b" o8 v: E% [, J
搜尋關鍵字PLL or phase lock loop
6#
發表於 2009-10-15 15:13:58 | 只看該作者
不知道是不是我要的阿!) ~1 @/ z) G1 [8 V# i* `) Q

8 T  S" ?% r# x2 q5 R# w! a4 b7 l先抓來看看喔~
' d+ A2 ^8 C8 i) T: F+ D& L6 S8 H) g& a
感謝您的分享阿!
7#
發表於 2009-10-21 11:16:18 | 只看該作者
你也可以參考台大劉深淵老師的「鎖相迴路」一書 或 交大高曜煌老師的「射頻鎖相迴路ic設計」
: n2 p, z8 ]: }$ j  ^  d裡面都有對simulink model 有所著墨。# e9 I! H7 O9 \4 ^, f' g
另外,我發現不只有simulink可以做behavior的模擬
  t: K/ o" l7 m9 ^在「CMOS RFIC Design Principles」Robert Caverly, Artech House 書中也有討論用相依電源做成的, E0 q+ F9 ]! c, T% o
behavior model喔!2 z5 X. \7 ^6 \( A
0 N) u. A& s( W5 b
你可以自己找書來研究怎麼做,加油
8#
發表於 2009-10-23 16:58:13 | 只看該作者
有个AMS的模型听说不错. G+ W! W+ }/ [! |3 X) P) y
不知道对你有没有用?& q& a9 V3 ^7 k+ T3 p
Analog / Mixed Signal Examples
9 M( d( B2 K7 _& h1 z; R4 P! J( K6 D- d5 t. y. Q2 [4 V
Behavioral Models of ADCs和PLL等
9#
發表於 2009-10-23 17:04:11 | 只看該作者
Analog / Mixed Signal Examples
1 _( P: I7 c% v. \1 _) T! W% b6 j0 N2 M' I2 @
Behavioral Models of ADCs
" J  f( D! b2 i! l& F\ams\sampling\; sampling_101;
7 O4 m: q& |5 B; K7 o' E1 ?- e     Sigma-Delta ADC 1st order modulator                                               $ cd \ams\adc\; dspsdadc2;                                                                    
4 U! ~( f& V+ y     Sigma-Delta ADC 2nd order modulator                                               $ cd \ams\adc\; dspsdadc3;                                                                    : h" V9 {# T8 d* `! l0 t
     Sigma-Delta ADC 2nd order modulator discrete time (switched capacitor prototype)  $ cd \ams\adc\; dspsdadc4;                                                                    
6 Y- |0 A) s: b" o- Z  + ^1 ^$ m0 k; ]  z) G3 _
Behavioral RF: H, A4 b+ D1 \- }7 p; V! G
     Measurement of Lowpass Filter Freq Response                                       $ cd  feed_fwd_2;
' A8 G. F' r+ V     
4 n, I* S4 {5 LPLLs
4 O+ e, J4 q  k. q3 }1 E% ~     VCO with phase noise                                                              $ cd
7 D6 f! M: C7 ~/ `6 n* |8 Z9 H( f" h     Pll  with freq domain instruments                                                 $ cd \ams\pll;
: p* c- T# s6 Y$ T) f" k     Pll  fractional with analog compensation                                          $ cd \ams\pll;
( r/ E) ?1 y0 X6 e2 B     Pll  fractional with digital compensation                                         $ cd \ams\pll;
3 p4 T3 l# p/ |( K7 I' U( v4 q     Pll  optimization (Nonlinear Control Design)                                      $ cd \ams\pll; * u/ A# [3 c2 w8 n. e
     Carrier and Symbol Timing Recovery  (NCO->ADC)                                    $ cd \ams\pll; carrier_timing;       / H% B- d  i/ {( U5 O& b" k+ f& j
     Carrier and Symbol Timing Recovery  (Fractional Delay)                            $ cd \ams\pll; timing_recovery_1;
10#
發表於 2010-4-12 10:52:39 | 只看該作者
回復 4# BIJM & \) v7 q# c, u" e6 z& H3 |: B$ W$ K
9 |  N( V; i* F; F6 f4 S

. `+ l% x- p9 O; `+ `  j+ r    謝謝分享. G/ E' ~7 @$ _5 l6 Z7 Y% C
design 第一步都是建model
11#
發表於 2010-4-12 17:57:19 | 只看該作者
simulink 很好用喔~由其是在建立一些behavior model上
12#
發表於 2010-6-11 20:54:16 | 只看該作者
我記得高XX先生(名字想不起來@@)的PLL相關書籍就有了~聽說這本在中文書中算是PLL的權威~參考囉!
13#
發表於 2011-6-19 00:13:04 | 只看該作者
請問各位大大有分數除頻PLL的simulink的model嗎?
14#
發表於 2011-6-20 22:08:40 | 只看該作者
謝謝大大無私分享, \' \: B4 ]& w8 \
design 第一步都是建model
15#
發表於 2011-7-8 09:07:47 | 只看該作者
高曜煌  射頻鎖相迴路IC設計 滄海書局
16#
發表於 2011-7-8 18:11:34 | 只看該作者
謝謝分享,花點時間來K一下。
17#
發表於 2011-8-30 14:41:27 | 只看該作者
謝謝各位分享資料 看下
18#
發表於 2011-9-11 07:38:05 | 只看該作者
thanks for sharing!!!! It is very useful
19#
發表於 2011-9-11 10:00:05 | 只看該作者
behavior 要做的好真的要花很多心力,但是我還是多讀些資料,這樣再拿到別人的MODE
: ~0 D, H- M  V$ N6 [- f; w" c才比較不會不懂內部的動作。
20#
發表於 2011-9-22 15:55:03 | 只看該作者
回復 4# BIJM
1 k! b" e( S- g+ E4 l6 W. p' W. W7 d5 @5 F9 Y- p
+ P0 T& E+ n! E' \0 [) ~+ k9 g
    SIMULINK~SIMULINK~SIMULINK
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-2-19 06:17 AM , Processed in 0.191010 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表