|
請問SDRAM (或DDR)在PCB layout(for 4 or 6 layer)上有那些layout準則須要注意0 A$ x/ `0 Z* o3 i" q! g4 j- f
才可以得到最好的EMI或noise效果4 d& j% ^* m: `6 n0 H8 D6 d
5 C; U. q( k) Z& o# t+ D
目前已知的rule:
1 j% V+ K9 e& x$ h1 M1. 走線等長
! p0 ]" M6 c1 P5 {9 _" @# V - 每一條走線(Ctrl/Addr/Data)嗎? 還是控制線就好(Ctrl or Ctrl+Addr)?
) w g6 D- X( d7 x* B - 等長的範圍為何? (100mil?)
9 y; d- q; c, K3 E2. Clock加粗
8 R( d4 s, `5 a - 多粗? 是否不同頻率, 有不同的寬度規格?0 K f- _. O2 J/ s
3. Clock包地+ W: N+ ~& i" I5 E
- 須要打VIA嗎? 如果要打VIA, 做得到等長嗎?
" ?) [. j9 C5 _3 l$ b2 [) b5 X" D) B3 \! `
目前做了一片4 layer PCB
; e6 J9 A6 y+ O, V! d/ h% j0 ESDRAM clock=148MHz- e* Y: j$ @& w, m6 r. n
但整片PCB(包括ground)用頻普都可以量的到148MHz得倍頻
* \8 U" X1 m; f+ s. a請大家提供一下意見
7 l2 e9 K/ p! v8 O4 c: A: ?
0 e; [* H: s& k0 m* c謝謝 |
|