模擬OP,Phase Margin不同??

andywu

我模擬簡單的OP,OP內部是由5個MOS組成的單級,其中差動對是兩個NMOS

我兩端的DC LEVEL大約是1.2V

所以我模擬OP看DC GAIN,PHASE,BW,主要想看穩定度

我是在差動對一邊給DC 1.2V,另一端給DC 1.2V AC 1V
9 f/ f% ^6 a8 g! p3 I- D& U( A
! Q6 b0 |; C6 W4 GEX:

VP  P 0 DC 1.2
# E  C8 V7 z- D6 m, Z6 r5 rVN  N 0 DC 1.2 AC 1

$ l# z9 K/ q  e.
.
- k0 ]" c5 v4 j$ o% w.
3 Y! N- T1 ^0 S: c& A9 ]  n當然最後是看vdb(out)和 vp(out)

但為什麼寫成這兩種方式,phase會不太一樣呢?
, H1 x% z; L, K
方式1:
VP  P 0 DC 1.2
: A; `) ?1 H: w2 `VN  N 0 DC 1.2 AC 1

方式2:
VP  P 0 DC 1.2 AC 1
8 p+ C7 K; \0 s6 @$ x% |8 I7 u% x6 q! LVN  N 0 DC 1.2
  F7 K5 @5 ^- j
方式1,出來的PHASE是從0往負的掉,最後看在0 db時再加180度
/ r# _4 Z& ^+ s. w方式2,出來的PHASE是180往下掉,直接看0 db的度數
+ P" I# x9 {# V$ S- r' Z
' j0 K  |5 i9 ^理論上兩個從0db對到的phase應該要一樣吧

. Z2 x% j  F3 p, _& T6 Y& l5 T可是我用方式1:是-119度,所以加上180是61度
0 H& Q( [, @' m: C, @      用方式2:直接看0db對到的度是73度
0 s+ p0 N* S- y, e
2 R9 b; e" H$ {3 Q應該是要看哪一個為準呢?這判斷是和OP內部差動對是由PMOS OR NMOS構成有關嗎?
! A# v2 T$ y( K7 }

seanyang1337

Hello,
基本上第一種方法是對的,你看電子學的書這麼久了有看過Phase是從180開始往下掉的嗎??????
那表示你的正反顛倒啦.

zy21

理論上該電路確定以后，P1和GBW的位置不會改變。對此現象感到迷惑，因此自己隨便搭建暸個如樓主所述的OP，SIM后並沒有樓主所述的現象，無論在哪耑輸入AC SIGNAL，增益、－3dbBW和GBW的位置都沒有改變，PM也一樣。
請先檢查一下OP的直流工作點是否得到正確設置？

andywu

理想phase是不是60度最好?
phase太低電路會不穩定
5 I  U& R) q2 e3 x' _- [太高的話有沒有什麼缺點呢?(ex:70~80)
0 M& q" f* R1 z6 f( G, `

zy21

還有一點疑惑的地方，為什么方式1是從0往下掉呢？應該是方式2從0開始往下掉吧？是否描述顛倒暸？
8 j& h6 w; K" o另外，PHASE從180開始確實說明正負耑反暸，但是並不能認為是徬真的問題而忽略可能存在的電路問題。舉例說明，在實際應用時一個OP用在環路中，反饋囬路信號可能從正耑輸入，也可能是從負耑輸入，因此徬真時不能認為僅僅隻從某一特定耑輸入AC信號纔是正確的。
還是建議檢查一下所搭建的電路。

zy21

原帖由 andywu 於 2008-8-28 09:56 AM 發表
理想phase是不是60度最好?
- }0 j8 m. d5 c  X2 _phase太低電路會不穩定
太高的話有沒有什麼缺點呢?(ex:70~80)

8 W, S- W4 z( V  Y, r
1 x, Q5 M( \$ p現在隻是單徬OP，PM在后麵驗證LOOPGAIN時再作最后敲定比較好，也就是確定好整個環路和負載條件等等。一般比單獨徬真OP所得PM要高。
4 H; d' q6 g1 {7 v# i9 m- G8 v8 QPM太高當然也不好，直觀來說就是響應速度慢暸。據一些PAPER經驗之談，比較建議取在60∼70＋之間。其實個人認為，具體還是看設計所對應的應用，在速度和精度之間折中。
對于這點我理解不深，還請大大們能來指點一下。

chenwhae

VP 及VN AC 輸入對調，回授路徑也要變動，一般來說OP 對稱性的關係，正負回授PHASE MARGIN會有差

andywu

原帖由 chenwhae 於 2008-8-28 11:05 AM 發表
VP 及VN AC 輸入對調，回授路徑也要變動，一般來說OP 對稱性的關係，正負回授PHASE MARGIN會有差

! ?- i; l1 d1 r. s1 S大大,我這個例子是open loop的方式來看輸出,也會不同

andywu

原帖由 zy21 於 2008-8-28 10:04 AM 發表
9 M3 Y, T/ L6 [4 R* @還有一點疑惑的地方，為什么方式1是從0往下掉呢？應該是方式2從0開始往下掉吧？是否描述顛倒暸？
  S0 Z  G: |  E  D  Y另外，PHASE從180開始確實說明正負耑反暸，但是並不能認為是徬真的問題而忽略可能存在的電路問題。舉例說明，在實際 ...

. Z5 q; x+ d5 @. Z) E大大,沒錯,我描述顛倒了
通常模擬AC特性,AC訊號是加在回授那端嗎?

semico_ljj

觉得楼主还是要把什么是feedback先搞清楚，看一看书吧。。。。。。