模擬OP,Phase Margin不同??

andywu

我模擬簡單的OP,OP內部是由5個MOS組成的單級,其中差動對是兩個NMOS

1 i; U( S$ ^  F9 X我兩端的DC LEVEL大約是1.2V

所以我模擬OP看DC GAIN,PHASE,BW,主要想看穩定度

我是在差動對一邊給DC 1.2V,另一端給DC 1.2V AC 1V
9 m! L& S8 c5 P' s, x* x3 z$ K
EX:

VP  P 0 DC 1.2
VN  N 0 DC 1.2 AC 1
/ V( C: y; j5 p. O# @9 F& C
.
.
.
  V5 Y( w5 q' ?# h9 t7 z當然最後是看vdb(out)和 vp(out)
* [! {/ a. ~0 j& l
但為什麼寫成這兩種方式,phase會不太一樣呢?

, V4 P1 `% Z0 h: \  ]4 j4 p方式1:
( N8 b% R2 g/ }2 ]1 C1 _8 U% ZVP  P 0 DC 1.2
# j% b) a- I% j3 d# S/ b$ A* aVN  N 0 DC 1.2 AC 1
# _' ?1 r- y2 B. Y
/ n3 |: s! E# R2 t$ ?方式2:
VP  P 0 DC 1.2 AC 1
2 b4 `" b# i. U; c, s- H) NVN  N 0 DC 1.2
: [. D2 P; G2 J) N4 y) l. h$ Z
方式1,出來的PHASE是從0往負的掉,最後看在0 db時再加180度
( b) y7 d" z5 }% n0 l% |5 |方式2,出來的PHASE是180往下掉,直接看0 db的度數

理論上兩個從0db對到的phase應該要一樣吧
; `4 c% L* A$ M% y
* v9 L9 ~% ~/ }; ?3 G% j; L* K可是我用方式1:是-119度,所以加上180是61度
      用方式2:直接看0db對到的度是73度

) q1 J5 `9 x) ^7 X3 ?. M. F應該是要看哪一個為準呢?這判斷是和OP內部差動對是由PMOS OR NMOS構成有關嗎?

6 p6 v8 d: Q. b, }( X. b

seanyang1337

Hello,
2 B+ }# Z; u: a1 c" J  z基本上第一種方法是對的,你看電子學的書這麼久了有看過Phase是從180開始往下掉的嗎??????
$ g. `- d) h% T那表示你的正反顛倒啦.

zy21

理論上該電路確定以后，P1和GBW的位置不會改變。對此現象感到迷惑，因此自己隨便搭建暸個如樓主所述的OP，SIM后並沒有樓主所述的現象，無論在哪耑輸入AC SIGNAL，增益、－3dbBW和GBW的位置都沒有改變，PM也一樣。
5 q8 U/ M" v/ @1 v$ D  Z' Q請先檢查一下OP的直流工作點是否得到正確設置？

andywu

理想phase是不是60度最好?
$ k9 [9 \+ Z. I2 Cphase太低電路會不穩定
8 \! \- m) E9 K太高的話有沒有什麼缺點呢?(ex:70~80)

zy21

還有一點疑惑的地方，為什么方式1是從0往下掉呢？應該是方式2從0開始往下掉吧？是否描述顛倒暸？
1 ]  {- t9 \) [8 \+ ~$ ~' S8 i另外，PHASE從180開始確實說明正負耑反暸，但是並不能認為是徬真的問題而忽略可能存在的電路問題。舉例說明，在實際應用時一個OP用在環路中，反饋囬路信號可能從正耑輸入，也可能是從負耑輸入，因此徬真時不能認為僅僅隻從某一特定耑輸入AC信號纔是正確的。
0 u1 {  m" {3 J$ Z! \' ?還是建議檢查一下所搭建的電路。

zy21

原帖由 andywu 於 2008-8-28 09:56 AM 發表
" k4 o) m& \8 T$ m, ^" k: T理想phase是不是60度最好?
phase太低電路會不穩定
& b) n. {  O. c太高的話有沒有什麼缺點呢?(ex:70~80)

, \' P* c6 d3 i3 |; Q
現在隻是單徬OP，PM在后麵驗證LOOPGAIN時再作最后敲定比較好，也就是確定好整個環路和負載條件等等。一般比單獨徬真OP所得PM要高。
* U1 Y* S+ N0 Q" ^PM太高當然也不好，直觀來說就是響應速度慢暸。據一些PAPER經驗之談，比較建議取在60∼70＋之間。其實個人認為，具體還是看設計所對應的應用，在速度和精度之間折中。
對于這點我理解不深，還請大大們能來指點一下。

chenwhae

VP 及VN AC 輸入對調，回授路徑也要變動，一般來說OP 對稱性的關係，正負回授PHASE MARGIN會有差

andywu

原帖由 chenwhae 於 2008-8-28 11:05 AM 發表
VP 及VN AC 輸入對調，回授路徑也要變動，一般來說OP 對稱性的關係，正負回授PHASE MARGIN會有差

/ l$ ^, {# o0 i* S3 {, n1 h- n( `2 e
大大,我這個例子是open loop的方式來看輸出,也會不同

andywu

原帖由 zy21 於 2008-8-28 10:04 AM 發表
$ M% z7 d0 R5 z2 ~& v, |還有一點疑惑的地方，為什么方式1是從0往下掉呢？應該是方式2從0開始往下掉吧？是否描述顛倒暸？
, m$ W) C/ }$ [. I: R1 T/ l# l1 M- d另外，PHASE從180開始確實說明正負耑反暸，但是並不能認為是徬真的問題而忽略可能存在的電路問題。舉例說明，在實際 ...

4 N: w$ y: b. X
大大,沒錯,我描述顛倒了
通常模擬AC特性,AC訊號是加在回授那端嗎?

semico_ljj

觉得楼主还是要把什么是feedback先搞清楚，看一看书吧。。。。。。