模擬OP,Phase Margin不同??

andywu

我模擬簡單的OP,OP內部是由5個MOS組成的單級,其中差動對是兩個NMOS
$ q1 e( t  X% c0 p$ [( ?" P, ]
" N7 B- _& v: v9 K我兩端的DC LEVEL大約是1.2V

所以我模擬OP看DC GAIN,PHASE,BW,主要想看穩定度
" |" g1 c4 t" n( M/ q
我是在差動對一邊給DC 1.2V,另一端給DC 1.2V AC 1V

EX:

! p" b& g" ~* s% S) _) ?5 rVP  P 0 DC 1.2
VN  N 0 DC 1.2 AC 1

.
.
.
當然最後是看vdb(out)和 vp(out)
. S7 R+ _& {! k, E" W1 [
9 c& k1 N/ g  `$ u" H但為什麼寫成這兩種方式,phase會不太一樣呢?

方式1:
VP  P 0 DC 1.2
VN  N 0 DC 1.2 AC 1
8 ^+ {0 G  S1 N" E3 i6 i% \
方式2:
VP  P 0 DC 1.2 AC 1
- R# S7 c  q' A: }. |: lVN  N 0 DC 1.2
# |* a8 M# d, A( g6 U# \  H
方式1,出來的PHASE是從0往負的掉,最後看在0 db時再加180度
方式2,出來的PHASE是180往下掉,直接看0 db的度數
5 J: u" L6 w9 u' Y. p$ e! H* W" P
* [: w* [- ]2 d/ y) g) O5 Y理論上兩個從0db對到的phase應該要一樣吧
8 {9 n8 a+ R. M4 B
' X0 L* n& d$ T; g! \0 r* T可是我用方式1:是-119度,所以加上180是61度
      用方式2:直接看0db對到的度是73度
3 C1 \1 h4 b+ ?5 A+ r! Z1 z
* e: S! J1 e6 Q2 ]. o0 B; N/ f應該是要看哪一個為準呢?這判斷是和OP內部差動對是由PMOS OR NMOS構成有關嗎?
1 ^+ E5 `5 B8 o' q8 D* t) b1 z9 m

seanyang1337

Hello,
2 N1 f9 L( f; _基本上第一種方法是對的,你看電子學的書這麼久了有看過Phase是從180開始往下掉的嗎??????
那表示你的正反顛倒啦.

zy21

理論上該電路確定以后，P1和GBW的位置不會改變。對此現象感到迷惑，因此自己隨便搭建暸個如樓主所述的OP，SIM后並沒有樓主所述的現象，無論在哪耑輸入AC SIGNAL，增益、－3dbBW和GBW的位置都沒有改變，PM也一樣。
請先檢查一下OP的直流工作點是否得到正確設置？

andywu

理想phase是不是60度最好?
) x# p3 o/ e* o. R4 G, @9 Kphase太低電路會不穩定
太高的話有沒有什麼缺點呢?(ex:70~80)
! M2 Y7 ]( w7 b+ v

zy21

還有一點疑惑的地方，為什么方式1是從0往下掉呢？應該是方式2從0開始往下掉吧？是否描述顛倒暸？
7 H3 H- n/ c0 }; ^' b5 v* C4 S另外，PHASE從180開始確實說明正負耑反暸，但是並不能認為是徬真的問題而忽略可能存在的電路問題。舉例說明，在實際應用時一個OP用在環路中，反饋囬路信號可能從正耑輸入，也可能是從負耑輸入，因此徬真時不能認為僅僅隻從某一特定耑輸入AC信號纔是正確的。
還是建議檢查一下所搭建的電路。

zy21

原帖由 andywu 於 2008-8-28 09:56 AM 發表
理想phase是不是60度最好?
% \. c2 d6 x/ Z: j+ C1 [phase太低電路會不穩定
- C+ j" \3 @+ \$ s, k' I2 }太高的話有沒有什麼缺點呢?(ex:70~80)

8 {2 J, \3 n3 U2 `" U! Z
+ `% M" d- \" I) t, j8 `, d' R現在隻是單徬OP，PM在后麵驗證LOOPGAIN時再作最后敲定比較好，也就是確定好整個環路和負載條件等等。一般比單獨徬真OP所得PM要高。
PM太高當然也不好，直觀來說就是響應速度慢暸。據一些PAPER經驗之談，比較建議取在60∼70＋之間。其實個人認為，具體還是看設計所對應的應用，在速度和精度之間折中。
: X! a. Q( f/ N1 K! |- @! h對于這點我理解不深，還請大大們能來指點一下。

chenwhae

VP 及VN AC 輸入對調，回授路徑也要變動，一般來說OP 對稱性的關係，正負回授PHASE MARGIN會有差

andywu

原帖由 chenwhae 於 2008-8-28 11:05 AM 發表
VP 及VN AC 輸入對調，回授路徑也要變動，一般來說OP 對稱性的關係，正負回授PHASE MARGIN會有差

2 e- R! o1 n' y3 c9 Z) ^$ o
大大,我這個例子是open loop的方式來看輸出,也會不同

andywu

原帖由 zy21 於 2008-8-28 10:04 AM 發表
還有一點疑惑的地方，為什么方式1是從0往下掉呢？應該是方式2從0開始往下掉吧？是否描述顛倒暸？
) ~$ j( m8 {6 S3 @( V另外，PHASE從180開始確實說明正負耑反暸，但是並不能認為是徬真的問題而忽略可能存在的電路問題。舉例說明，在實際 ...

* r8 @5 C: f2 V$ ~) d) U, {
4 j0 G2 m8 h) Y$ m大大,沒錯,我描述顛倒了
2 l  b! C, W8 p* |通常模擬AC特性,AC訊號是加在回授那端嗎?

semico_ljj

觉得楼主还是要把什么是feedback先搞清楚，看一看书吧。。。。。。