電路佈局工程師 有 五大行為指標？

itricollege

這些是 電路佈局工程師 的 職能基準？何者最難？最需經驗交流？

ranica

数字版图工程师
公      司：A famous IC company
工作地点：苏州

职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.

职位要求:
3 M& A9 O8 W  v2 s1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
2. 有数模混合芯片物理集成经验.
0 Z$ G0 K2 Z1 z4 |* U3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
# J, ^* o0 c& t! _4 |7 Y: R5. 积极主动,团结合作, 有独立解决问题的能力,
6. 学历本科或以上
7 g2 q3 ?* r6 F7 z7. 两年后端工作经验

ranica

Software Engineer-几何图形处理
公      司：A famous IC company
5 R( T% r& M3 O! L1 }; G" x. v! X工作地点：北京
5 L) Z+ K$ _( `1 p0 r
8 }. a" h" J5 s, d( K+ @Position Summary:  
% ?& Y' _( x, ~. D+ L, RSoftware Engineer for post-layout IC-Package-PCB co-analysis
Essential Job Functions/Accountabilities:
% C$ m- R$ o9 Z9 a$ V7 wMaintain and develop computer programs to translate and process IC/package/PCB layout and prepare geometry data for the co-analysis. Work closely with the Product Engineering team in product development and testing.

Minimum Requirements/Qualifications:
Proficiency in C++/C, OpenGL or Qt graphic programming experience is required
7 ?# h9 M2 i: \4 N/ NStrong background of geometry processing and related algorithms
Experience in numeric results post-processing such as graph, contour plots
6 w% ?7 ]+ q. o! F' w8 V: ^3 ~Knowledge in CAD formats including APD, Expedition, PADS, ODB++, AutoCAD, GDSII and Gerber is preferred
Experience in tcl/perl and Linux shell scripting is a plus

ranica

公      司：A global PC leading enterprise
工作地点：深圳

8 y3 {3 ]# L+ {主要职责：   
2 ]" L' q0 q/ `0 v9 {2 ?1.熟练运用各种EDA工具特别是Cadence等专用版图设计和验证工具   
) H3 k6 _$ `3 ^4 T2.能够根据电路，独立完成相应的版图设计，完成版图对应的分析和验证   
# O5 C3 X/ Y! {& ]  J) f; j0 r5 |3.协助电路设计人员调整电路设计   
. z8 k2 g! R# m- I5 h" Q' W+ r4.能够独立完成数据库的转换、协助有关部门进行流片

* X& G2 X+ U2 o招聘要求：   
1. 硕士以上学历，能够读写英文   
2. 8年以上直接的从事集成电路芯片版图设计工作经验   
3. 熟悉模拟电路，对射频电路有一定了解者优先   
' l- T5 W4 S! Y, B2 C# V- y4.有良好的团队精神，较强的沟通能力