|
我對這問題的理解如下:1 n7 Q' Q& S% f* O
0 `+ M- a% _8 w; J8 b: h9 b% o4 @
1.
! g" H! m# J" H% n/ v5 v& m5 NCMOS製程 我們做出來的電路 如果正常工作 電流應該是會在 substrate 基底的表面流動.....4 c+ [& D' O3 g" C6 h
比方一個 反相器 如果正常工作時 不是PMOS開 NMOS關 就是NMOS開 PMOS關
8 r9 y; p; d% b2 L* p* x如果哪天 NMOS PMOS 都開, 那這個反相器 就無法正常工作了 (已經沒有反相的效果)
: I% l' e% R0 B7 H$ v輸出 OUT 那一點 PMOS NMOS的電流在 Fighting. 此時 電流正是從 VDD流到 VSS去...
( Y: }+ x/ x2 r1 K; Y% j( K# w$ z" Q* P- I
2. 我原本預期電流只會在基底的表面流動.* M6 q+ C- C+ Z4 |7 M
但只要LATCH-UP現象一發生 電流卻會在 基底 底下 由 VDD 流到 VSS.... (正常電流流動在1F, 此時LATCH-UP, 電流是在B2或B3跑)4 z* h& k% a# R' @
(這是我不想要發生的效應,只要一發生所有邏輯電路都不能正常工作了...)
+ X3 j( j9 z7 {! H' ? 其他就麻煩您自己看教科書 SCR電路 等效於 CMOS 剖面圖的 相關說明, Latch-up是個不可逆的效應 只要發生 Chip就會死得不明不白...& b! w3 m7 d% N) e& \4 n2 a, K; L
教科書上通常會寫 降低Rwell電阻或是降低寄生BJT Beta去壓制 Latch-up效應, # Q# B( Q1 W* W- j( O% C2 e- g- r
Layout上常見的作法就是每隔一段距離就要打 contact上去9 R. `- W; P3 Z) x0 F7 z# @
主旨就是在降低 Rwell電阻./ }/ Q+ e( T8 {9 c X
不然就是要圍 Guard ring或 Double guard ring, 其中一個功用是 讓 SCR等效電路不要出現,自然就不會有 Latch-up的危險.
# b3 u2 z5 I) N% {) K% t4 Z0 r$ b6 M( h. }
如果這些內容有什麼遺漏或有誤的地方,也歡迎大家多補充.
8 \* `% d4 |2 [6 n0 A" U, {+ X8 g; @% \
[ 本帖最後由 yhchang 於 2008-3-20 08:37 AM 編輯 ] |
|