buck设计中如何实现LDO模式？

szpz

对于一个降压dc-dc，正常工作模式为WM，但当输入电源电压从较高值逐渐减小到接近甚至低于输出电压值时，占空比需要达到100％，也就是进入LDO模式，以最大化其驱动能力。请问如何实现这一点？请前辈不吝赐教。
( H( z2 E3 i1 e) Y# \% d+ c7 c
: X6 Y# U6 u) D

1 \0 T% A, p( x6 W4 Y/ w' z6 B以下是 LDO 的相關討論:
9 }+ \& {) I( \6 [Low Drop-Out Voltage Regulators
Rincon-Mora 《Analog IC Design with LDOs》
PMOS Low_Dropout Voltage Regulator Introduction
) C2 e. {4 ~" ]4 X. t7 ~& p. WLCD Driver 設計術語簡介[Chip123月刊資料]
" Z8 Q1 N( P# S, J5 `; x$ MThe evolution of voltage regulators with focus on LDO[NS講義]
Design of High-Performance Voltage Regulators
% Y# v# Q9 @( o3 b5 @, @0 ?* w4 g?教有?LDO的??
) [7 ~; ^/ B! ]# l; n' n9 q* |9 fLDO DC-DC分壓電阻的疑問(等比例的差異!?)
2 N3 h0 l' U) V" P2 n! s$ y1 YLDO??
高?LDO ????！
1 T  N) q* [) z( S7 O
' B( e7 l2 N" h5 I
7 {; S* I4 S7 b$ w5 ~5 y6 F1 f[ 本帖最後由 sjhor 於 2009-5-15 06:52 PM 編輯 ]

alab307

1. 如果你設計的Buck是可以開100% duty的話
    根本不用檢測, 因為switch自動會全開
2. 這樣子輸入電壓會經過電感才到輸出, No Good
, A/ M' _8 _2 A3. 可以用看FB, FB一直不夠的話就切到LDO mode
4. 此討論比較適合"電源管理討論區"

szpz

其实实现方式应该就是switch全开，也就是100%，只是我不明白如何检测，检测到什么信号后将进入这种模式？请多指教