CIC支援Web介面模擬加速器的SoC/IP設計快速雛型驗證平台

masonchung

隨著設計複雜度的提高， 實現電路所需的
7 a  ^% Z: y, q5 J3 p9 s' W閘數隨著增加，伴隨所需之輸入測試樣本也就越
多，而如何在短時間內完成功能驗證(Functional
/ k9 {8 a/ U6 k& I* {  WVerifi cation)就成為整個設計流程的關鍵所在。傳統
電路設計功能驗證方法是以RTL電路模擬軟體為基
% X$ D/ Z9 U1 ~: T$ U礎。但隨著設計複雜度的增加，傳統RTL電路模擬
方式需要用電腦去計算更多的邏輯閘，需要更多的
$ t) x2 u. J; u& M3 c' [& @# |: C模擬時間，以致於模擬驗證成為整個設計流程中最
! Y0 Z+ W. F) H2 ^費時的一環，進而成為設計流程的瓶頸。國家晶片
系統設計中心(CIC)為縮短SoC/IP驗證時程，引進了
Aptix公司之System Explorer-MP4CF硬體仿真平台
% s: q! o% f+ P) x作為模擬加速器(Simulation Accelerator)，以提供
1 ^# x- }( W; i+ `更有效率的雛型驗證仿真平台。該SoC/IP雛型驗證
3 K* h! ]" X: G仿真平台功能雖強大，但操作流程卻需整合了眾多
3 W; F7 t% j4 y3 r) ^

遊客，如果您要查看本帖隱藏內容請回復

1 O" {: x; X, f& B! y3 b6 E
- R, J+ M/ ^7 ^8 O[ 本帖最後由 jiming 於 2007-7-3 10:58 AM 編輯 ]

sieg70

what what what what what what what what?

看來附檔是國研院刊物的技術報告了

9 y1 a8 J8 z( j3 u: }主文是講 Aptix 這一台掛掉一半的平台
雖說可以用來作系統驗證, 不過, 感覺還是不如ARM原廠給的 Integrator或是Versatile platform方便

' z! k( o2 h& M/ [2 k0 I! w主要特色是能擴充其FPGA模組, 用N棵FPGA模組去驗證一個百萬gate數的IP
提供了一個軟體可把這個IP給partition到這N棵FPGA
但整個design flow還是要靠ISE及FPGA synthesizer才能work
整個flow感覺有點勞師動眾的

$ b4 E4 [- E3 m' e5 Z4 G4 w但若設計的IP真有那麼大也不失為一個選擇

只是在現在FPGA容量越作越大, Aptix上的FPGA模組記得是用Xilinx V2系列
/ `  }( x3 l9 A4 K所以去學這東東的價值就很值的商確了
0 J' j+ [3 z8 r4 E8 e
% W) a$ q, J. b. I* K[ 本帖最後由 sieg70 於 2007-5-31 03:22 PM 編輯 ]

_eric

what's the attachment? paper from CIC? I wanna down it