設計問題

m851055

在設計電路時，NMOS Drain接電源16V(使用NMOS 16V 製程)，
7 @0 g2 J, o. ^' G
Source端及Body端接GND，而Gate所接之電路此時不會給gate任何

電壓(包含GND)，但模擬Gate之結果，卻有約Vt值之電壓存在，請問

* x; I- ?3 `0 X& y，這是為何?
$ X$ `1 e9 \0 A2 E7 `
電路可以想像成一個NMOS，NMOS Drain接電源16V，
6 E$ F) \/ X! d1 \8 I0 k
Source端及Body端接GND，而Gate是所要看的結果。

hisanick

會不會是因為那點電壓 undefine 的原因，所以存在了 vt