關於偏壓電路

adamsnet

小弟想請問是有關於op bias的電路

各位前輩有什麼訣竅嘛?

畢竟很多偏壓電路 一開始不知道想採用哪一種
3 y, t  E; M; y
能請各位推薦書(最好是有說設計的步驟)或是一些起手的想法

小弟我不想只照著學長的例子直接拿來用

因為感覺那不會成為自己的東西!!
' o# \; m; H6 t  n0 B: E; B8 h
; M! Z9 u3 R% O* G感謝~

jackrabbit

您這問題, 還真讓人不知該從何答起
建議先看一些analog design的教科書吧!!
Allen那本講OP講得挺仔細的, Razavi則是必K, 有餘力再看Paul Grey, Martin, Baker, Sansen的教科書
( m1 u  M4 F2 V* T& j5 a多看幾本, 看每個人不同的解釋方法, 能幫助融會貫通!
簡單說bias電路是用來設定電路的操作點(operating point)~

vjc5

一般OP BIAS必須有抗電源擾動, 與不受溫度變化
& ?; G+ e' D  m. ]教科書有很多這樣的電路.

finster

目前最常見的是constant gm以及wide swing bias這兩種方式
9 F  O  \: y6 `2 j  g( c4 g! ^2 t然後再搭配start-up的電路
另外,偏壓電路一般是提供偏壓或者電流,如果是電流,那會比較在意psrr和溫度
若是電壓,那需留意搭配偏壓電路的其他電路的size與matching,如OP Amp,如果OP Amp的size和偏壓電路的mirror元件size沒有等比例調整的話,那偏壓電路或者OP Amp即使設計的在好也是枉然,因為在一些power supply, temperature, and process變動下,整個performance就會漂掉,而這也是極為重要之處

adamsnet

感謝大家!!!
  _6 e, _. V6 t* w% P5 O/ H' L基本上樓上各位前輩說的各種特性我都知道
只是要如何把它切確的轉化成電路
0 M8 g3 u0 g# v8 n3 n; E我的意思是
9 J! x( g& Z8 v6 g4 t假設今天我op共有7個mos疊接(3個p 4個nmos)
% O  ]  P, {2 m/ L5 a% T那bias電路應該也有6個不同的電壓準位出來對吧?
/ Q" \( }: p$ I2 O& L; `( `(對應到同level的mos的gate端 扣掉input的mos)
那bias電路中應該有三個pmmos
8 w' P4 n/ w; J' B! \, M0 U+ ^一定都是pmos最上面那個的gate拉到下面一個pmos的drain嗎
還是會拉到最下面pmos的drain(等於橫跨過中間那個)?~
像是此種架構性的問題~
: _1 m9 _- i" c非常感謝各位前輩喔!

shangyi

你應該先搞清楚 "pmos最上面那個的gate拉到下面一個pmos的drain" 跟 "拉到最下面pmos的drain"
的差異跟目的是什麼?
還有你的OP疊接這麼多MOS的目的是什麼? 需要六個偏壓點?
  ~- O* I2 k1 n% x0 Yop操作電壓範圍是多少? 此op有什麼特殊應用?
) o' w7 `, j9 s上面的東西可以在上面的人所推薦的書上找到.
bias 電路是廣泛使用的電路. 你想要創造新的架構 ...又有很好的特性...很難
一開始採用書上基本的就好  若不符合你的應用.. 再去思考怎麼改善現有的架構

game750219

建議你去看CMOS Circuit Design - Layout and Simulation  R. Baker 這本書的23章

裡面有幾個基本偏壓電路
0 ?) D3 _5 l& ~1 h: G3 w, o* v
% Q# u2 R: S. {% u- x1 U3 B% [0 {9 F也許對你有幫助