Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 9686|回復: 15
打印 上一主題 下一主題

[問題求助] 請問layout後的電流

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2011-5-6 16:35:27 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
您好( B/ E/ Q' Z) K# e1 F; i8 S
$ ]7 U* ~/ x0 U4 u+ ?" L6 M3 D* f
我設計完一顆opa(cascode_opa)
0 L  ~) A( g5 \1 E) j' npre_sim時,輸入端上方的主電流是40uA9 G3 N/ J1 M: Y) {1 L' [
差動端電流各20uA
6 D/ L7 `/ M: |0 C  S" y
& u7 X  A* u4 O  `但是pro_sim後的主電流卻變只剩10uA
2 g$ u7 `8 X: P; {+ T. r5 b差動端只有2.5uA6 d4 A1 G7 G" E

( `) F/ c8 @; j% s請問這是layout上的問題嗎?
1 g: l8 i# s* `po一張部份圖請教各位!1 d- i# d& C& Y9 c$ g
' O" @" R6 ]8 S/ X7 ^+ w' T- t6 I
下面是差動開關
9 {# y' C& A/ \  s# `, X; G6 C上面中間是主動流源

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂1 踩 分享分享
2#
發表於 2011-5-6 18:37:53 | 只看該作者
那RE LAYOUT吧,POLY當導線是可以,但是用在OP,,考量點會不同,還有蠻多可以改善的。
3#
發表於 2011-5-7 00:06:34 | 只看該作者
不知道你有沒有電路圖跟他的size
6 T7 `! y4 c& L8 Q
( @7 t( L1 m; i6 K; y有的話可以貼起來,小弟實力還不夠,6 ]: B4 n* O8 v8 ?$ o+ j

8 f$ ^, I. R% e: E, p需要電路圖跟他的size才可以做一些比對,謝謝。
4#
 樓主| 發表於 2011-5-9 16:08:40 | 只看該作者
那RE LAYOUT吧,POLY當導線是可以,但是用在OP,,考量點會不同,還有蠻多可以改善的。 ...
( M( _$ N1 D% f7 s: T7 zONLYFLYSKY 發表於 2011-5-6 06:37 PM
9 F- d; _3 x7 j. C4 O; m3 \) d. x

) }" u% [, A2 p4 L$ C4 ]- ?* [& r$ Q* @4 {$ A; {" S
/ [2 [8 p' [, `' T  U5 V

- m5 c! |/ Q! M# ?9 x6 y# E1 D7 y4 N5 G% _
您好- V$ v& L+ Q# A
7 k  k* I- ?6 [9 f# s7 K$ Z& \
一開始沒有注意到我用到poly連8 n! E2 ]8 A& o

) \+ F& w* N; f但後來我把gate端的地方改用metal連接,可是好像沒有比較好耶!
% p& q. U* t4 j7 k6 Y* o) c9 L結果是一樣的~
' p+ j5 @0 d" {% q9 Q3 @" W$ G6 Y
可以給個建議嗎?(應該不至於會差到這麼大)
2 R! x1 {% Y% s9 i, |7 ?% h. M, P0 [6 g% y# g3 |
而這種layout排法我是參考一本交大電資,所教導的佈局方法!
5#
發表於 2011-5-9 17:13:18 | 只看該作者
你好小弟不是RD,我認為LAYOUT影響的不大; D9 Q' S; U% _8 ^2 U
不過看一下LAYOUT我覺得可以把GUARD RING上端處加粗畢竟從MOS的角度來看若是希望MOS DRIVERING能力夠強,則會加大他的WIDTH
% i; Y5 V+ q0 G9 ?7 Z6 L但是光加大MOS,但源頭不夠粗相對IR DROP則也會比較大,若還是沒差很多看你LAYOUT並沒有其他會影響結果很大處
% `7 ^7 W! I- e1 i' W9 M5 ?; P) J! I7 m$ ~! J( L2 Z
以上是小弟的淺見,若沒幫助還請見諒
6#
發表於 2011-5-9 17:18:53 | 只看該作者
抱歉剛英文打錯是driving 不是drivering) W; M9 b) Q+ M3 }" b
$ ^+ @  O: h7 P  H$ I8 Z
RD給我的觀念0 Y4 `7 ?, b' g  j( y
9 M, t' c% ?+ E  M7 N
->GATE不吃電
7#
 樓主| 發表於 2011-5-9 19:23:34 | 只看該作者
抱歉剛英文打錯是driving 不是drivering
3 h/ N0 d- Z' ~7 `7 K7 m* A% D+ m5 b% G9 }4 f
RD給我的觀念: C5 E) W4 y/ G

% I3 ~9 Y( j' N" U9 p* g1 Y2 y) e->GATE不吃電6 l3 w' K2 E1 i  n6 L6 }1 K
h2off0202 發表於 2011-5-9 05:18 PM

. [! R  U, T# A4 I( R# v6 M# k' j4 e& g; w% [! O( ]* R
7 C7 N* k' T$ J6 @# w& X
您好
8 F6 K5 M/ X% D1 Q+ H2 d9 Z# n8 c9 x# _8 \0 e- q
所謂的不吃電是指不吃電流是吧?
! c' ^8 X5 j% b& f3 K- ?: {5 u( B這個我清楚1 J/ m, B# V% T! D. d) X( r* f

$ W. {, m% U  u/ u* I0 N. ^所以說再prosim時vdd就要加大來試嚕?' s" y3 h3 J/ B4 N( Z3 Q8 H
我試看看!) ]0 g, F7 T' @; `
% `2 R$ s; N" y; l( m
目前正改架構
9 i1 H5 |1 R, `* c# s" u7 T
$ C  N. _( I! |  G謝謝您
3 ~* i" @6 r8 ]! V0 s若有更新的想法也麻煩您
8#
發表於 2011-5-10 11:59:23 | 只看該作者
不Match  容易受製成變異影響
9#
 樓主| 發表於 2011-5-14 12:17:12 | 只看該作者
回復 8# shkao0201
0 r6 I7 r1 [3 _% O+ N5 ?$ s
: k; w+ H7 W2 d" [2 d  a
. Z& P' ^2 M+ ^2 D% s- i& U# T5 |
; x7 e  T# H6 _4 A
, L! z; |( T3 S! x2 P    可是我現在的問題是layout後的電流變好小!
10#
發表於 2011-5-14 20:45:11 | 只看該作者
Power 是否給足夠?Routing Metal Width 足夠嗎
11#
發表於 2011-5-30 20:56:37 | 只看該作者
回復 4# bernie820
# V$ X7 z8 W8 [  X9 Q6 d* F! f
  H: O& V% E% v0 H: u' V8 z4 C! r$ F! T
    嗯,說真的,
' ^/ t! V* |+ x$ Q0 z該要圍的地方沒圍,\
' N( u, @1 P3 Y1 B$ k重要的結點是否將電流供應量考慮進來,--->線經大小影響你的輸出/入電流,* [0 A$ _; K3 w( t
電源供應量是否足夠,
& b- `6 r& f4 ~" D" p* O
" D  k3 y/ t1 d3 [) p3 d0 Z拿到的參考資料是多久之前的資料,* S; R4 H& g1 g( ?# b
參考資料是否符合目前您所用的製程,, U9 P& E4 Y6 o0 y
2 C% Z4 I/ @4 T. K# z
對於目前使用的製程,所選用的材質參數是否有考慮進來。+ ~+ r! ^- t% \1 c" T
: K7 _$ e" A  I: ~3 ~
請再付上您的電路圖。
! @4 Q, Y9 @. O( I7 m5 r0 C/ [  `% J! S* D: o
以上觀點,參考看看。
12#
發表於 2011-6-1 20:21:28 | 只看該作者
回復 6# h2off0202
# v6 J9 W. H6 ^7 _5 V$ u9 u" `% X, u5 z) {, E5 G: u

$ L4 Z0 m+ N3 @, a) t    您的講法有誤點,6 `) p) [; ?; t

. L2 N) E* A/ O! I4 i( GPOLY不吃電,那意思是用POLY當電阻時也不吃電囉,那POLY電阻畫大畫小都沒有差囉。5 i/ D% q% _7 m& t0 u0 u0 `

! q+ X" L) q7 jPOLY電阻是會吃電的。9 B! ], K4 m4 B8 q2 L2 b6 o

" a, b, Q5 T& N- Y不吃電是指,當MOS元件在不導通時,SD間經過的電流受到GATE的控制而不會有所謂的能量的消耗,而對於大元件的MOSPOLY的阻值是有一定程度的傳導速度影響,要怎麻解決請照一般的COMMAND SENCE來解決。2 N2 P2 q- w- a( G
# O. t- i9 {0 y4 a$ `  V" e
吃電,這名詞,我的感覺並不是單指所謂的電流或電壓,而是能量,P=V*I。----->這基本電學有教。
13#
發表於 2011-11-24 19:11:36 | 只看該作者
我也覺得power 太小 能不能鋪上一片VDD去跑post-sim
14#
發表於 2012-5-12 21:45:06 | 只看該作者
你的製成是什麼的阿?很不一樣ㄟ!!
15#
發表於 2012-5-13 20:48:48 | 只看該作者
謝謝大家的分享!!小弟會虛心受教!!
16#
發表於 2012-5-21 10:14:22 | 只看該作者
你的METAL 有二層可以畫~~所以在上面一排SOURCE 端鋪METAL2 接POWER,要粗最好是MOS WIDTH 的一半
, ]3 K7 K% d- m/ D5 T9 x& p9 R! y0 [# d/ q7 ?
下面那一排MOS OUTPUT鋪METAL2輸出,一樣是MOS WIDTH 一半 " o6 @* N4 J) q& W( K
8 h7 @. w/ x, W; C  G
試試看~~
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-17 12:34 PM , Processed in 0.145019 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表