請問layout後的電流

bernie820

您好
3 s; E3 U8 n7 k! c  E0 x
我設計完一顆opa(cascode_opa)
pre_sim時，輸入端上方的主電流是40uA
: i( A* J' ~/ X3 b; s差動端電流各20uA

5 `( T. ~- j; M9 ]% p" L) n但是pro_sim後的主電流卻變只剩10uA
: F& f) r* n) w! W/ ^& Q. V差動端只有2.5uA

請問這是layout上的問題嗎?
0 q, V7 L( w$ \% upo一張部份圖請教各位!

下面是差動開關
上面中間是主動流源

ONLYFLYSKY

那RE LAYOUT吧，POLY當導線是可以，但是用在OP，，考量點會不同，還有蠻多可以改善的。

dendeicide

不知道你有沒有電路圖跟他的size
) h  B% V3 S$ C' j  i! A
7 d' p1 w" I; `- p有的話可以貼起來，小弟實力還不夠，

! O. N1 B4 {2 H. M2 u需要電路圖跟他的size才可以做一些比對，謝謝。

bernie820

那RE LAYOUT吧，POLY當導線是可以，但是用在OP，，考量點會不同，還有蠻多可以改善的。 ...
2 V' V: x8 f$ Z' G' X  ?9 N1 xONLYFLYSKY 發表於 2011-5-6 06:37 PM

  Y; h! P7 n! N% E: x2 T" C! p0 \
  s2 J2 j3 q* {
2 Q- T) l- B9 T9 s2 _  l# i* W/ a

3 ]3 K$ r- D$ O. ]# o
您好

9 }, F6 a- ]$ f一開始沒有注意到我用到poly連

但後來我把gate端的地方改用metal連接，可是好像沒有比較好耶!
7 b' E' z. }) \. W9 w# w結果是一樣的~

可以給個建議嗎?(應該不至於會差到這麼大)

4 `  m+ r# X* E2 }  b而這種layout排法我是參考一本交大電資，所教導的佈局方法!

h2off0202

你好小弟不是RD,我認為LAYOUT影響的不大
不過看一下LAYOUT我覺得可以把GUARD RING上端處加粗畢竟從MOS的角度來看若是希望MOS DRIVERING能力夠強,則會加大他的WIDTH
但是光加大MOS,但源頭不夠粗相對IR DROP則也會比較大,若還是沒差很多看你LAYOUT並沒有其他會影響結果很大處

以上是小弟的淺見,若沒幫助還請見諒

h2off0202

抱歉剛英文打錯是driving 不是drivering
/ v/ n2 l7 l: \" N
+ d7 i7 L- c/ d, sRD給我的觀念
) a9 Q+ S- X8 D* u* a8 A
->GATE不吃電

bernie820

抱歉剛英文打錯是driving 不是drivering
! ^" s! j( ^- V5 Y5 W$ F" V/ Q
RD給我的觀念
1 P/ ^( {0 c- A/ e7 l
- r+ B" `  t* o, k0 z+ t6 S  H->GATE不吃電
( D% C! B* ]* O/ b# P: j: ~h2off0202 發表於 2011-5-9 05:18 PM

  l& k( ?8 x% K  {
+ O( w* a# J+ q* v) Y
您好
0 j! Q9 F" t) M# _2 c
  U0 o0 g* Z0 f所謂的不吃電是指不吃電流是吧?
7 F0 r; g1 m3 M1 Q這個我清楚
0 F; j, p" T+ E( Y6 c* Q2 X
所以說再prosim時vdd就要加大來試嚕?
我試看看!
. Z/ W- g6 Q( ^- P* t* i& J
目前正改架構
+ [8 j' q% V* W2 G$ F
* ^9 m) Q" V# P; l3 D謝謝您
若有更新的想法也麻煩您

shkao0201

不Match  容易受製成變異影響

bernie820

回復 8# shkao0201
" F& V' i6 x! L2 I( V3 H
6 W2 i/ q0 ~3 y* M; E5 E$ c, Q


# i3 U9 f7 S7 O, n3 V; a- H( \2 \    可是我現在的問題是layout後的電流變好小!

chone1205

Power 是否給足夠?Routing Metal Width 足夠嗎

ONLYFLYSKY

回復 4# bernie820
! g) W' S4 A$ z
) J6 D; h9 q* G
! g& J7 o5 [) T: o( Z, `; H    嗯，說真的，
8 N& U1 y$ Q& v4 q該要圍的地方沒圍，\
重要的結點是否將電流供應量考慮進來，--->線經大小影響你的輸出/入電流，
8 C. F1 R/ E0 q4 ?6 o電源供應量是否足夠，

* R1 r/ ^  |# v1 D拿到的參考資料是多久之前的資料，
參考資料是否符合目前您所用的製程，
( E4 E' n8 X/ D+ R2 [
' T( F, w( B" h& t; u對於目前使用的製程，所選用的材質參數是否有考慮進來。
& m+ |3 F) S# s* q+ f! ]
請再付上您的電路圖。

以上觀點，參考看看。

ONLYFLYSKY

回復 6# h2off0202
; k! p8 ]  Z% `& C, d

- e$ w7 X8 v6 X, P    您的講法有誤點，
0 Z, w( B7 q+ S: k  P3 ]1 s) u
POLY不吃電，那意思是用POLY當電阻時也不吃電囉，那POLY電阻畫大畫小都沒有差囉。

POLY電阻是會吃電的。
5 ~& o  d4 w% e3 O; K3 L( y+ u! l
" }# d# W2 l& Z$ Y( `不吃電是指，當MOS元件在不導通時，SD間經過的電流受到GATE的控制而不會有所謂的能量的消耗，而對於大元件的MOSPOLY的阻值是有一定程度的傳導速度影響，要怎麻解決請照一般的COMMAND SENCE來解決。
1 J! b: g/ o6 n# z5 _3 }4 q# j* b
8 q+ e' p6 S2 ~% }- z吃電，這名詞，我的感覺並不是單指所謂的電流或電壓，而是能量，P=V*I。----->這基本電學有教。

spring30467

我也覺得power 太小 能不能鋪上一片VDD去跑post-sim

930709

你的製成是什麼的阿?很不一樣ㄟ!!

930709

謝謝大家的分享!!小弟會虛心受教!!

liu.leon

你的METAL 有二層可以畫~~所以在上面一排SOURCE 端鋪METAL2 接POWER,要粗最好是MOS WIDTH 的一半
& o5 J; w/ x! |, ?. o
% K& Z1 i1 I  u9 ^) ~2 u) g, G下面那一排MOS OUTPUT鋪METAL2輸出,一樣是MOS WIDTH 一半

! K. u' j- p. J( _試試看~~