charge pump 鎖相環電路LPF參數如何確定？

liangshangquan

我在設計一個charge pump 鎖相環電路，已經流片一次了。LPF電容采用外接。現在需要將LPF 電容改版，放在chip里面。現在遇到了一些問題，希望朋友們能幫助我下下。

基本情況如下：
9 E/ n; n- }& `8 |9 ?- \( H, D1）0.35um的CMOS工艺
8 v5 b* \) O$ A  [2) LPF是三阶的傳統結構，电容采用PIP电容，由于面积的限制，总的C的大小大概为1nF。
4 M9 @% ], v( l( E% D8 f7 l3) PLL的输入频率范围可以是6-160MHz之间变化的，输出频率范围是在96-400MHz范围变化的。
, F2 E# C" J5 J6 F0 ~- |4) VCO的输出有个分频模块，在環路內可以 實現 4、 8、 16、 32的分频控制。
; c+ `. G5 j( l3 X
經matlab計算和電路遇到的問題：
1）由于主滤波器的电容太小，我的LPF出来电压纹波很大，我早上算了下，由500多个ppm。多大的波紋是可以 容忍的？設計 時該如何減小呢？
2）电路做trans仿真，可以完成鉴频并且锁定。但是無法實現零相差，相位上总是反馈信号要超前參考信號一些。从charge pump的控制电平上看，总是在给LPF充电，可是总是充不到所要的电压上。這是什么原因，該如何解決呢？
4 N( h9 J/ Y' ?; F4 }( _6 p& O3） 根據如前的應用頻率，我的交叉頻率多大最為合理。可是如果是100－200K rad/s，主濾波器的電容無法做到nF 的數量級。
! O3 _& J( n1 }0 ]' y/ E
請高手為小女子指點迷津，謝謝

simenkid

1) 設計時通常是縮小您的迴路頻寬或是增加阻尼即可
/ @/ J+ H7 M( Y% h6 h2) 看不太懂您的意思.... 但我參您可以檢查一下充放電電流的匹配度
- i+ x# U' }- g; @9 i　鎖相不一定要0相差才是鎖相, 要看相位頻率偵測器的種類, 只要回授訊號與參考訊號之間有一固定相位差即可
2 z! G1 a  m8 ?' \2 |+ M, G　通常不是0相差可能來自電路本身些微延遲所造成的
7 s/ m& N+ P5 }3 X% e3) 看不懂"交叉頻率"是什麼意思, sorry

liangshangquan

不好意思，Eleen的一個PPT上寫的交叉頻率的概念，cross frequency。我的理解應該就是環路帶寬吧。

5 @# N% Y6 E1 F6 h4 z- T- j3 k由于我的PLL 是PFD＋charge pump型的，如果我的LPF做得理想應該是可以做到相位鎖定的。

謝謝您的解答。

finster

PFD是Phase Frequency Detector的縮寫,亦即它可判斷PLL的input和output頻率的phase及頻率的誤差,進而反應到charge pump及LPF作出反應,然後再調整VCO
一般而言,要作到相位鎖定和charge pump比較沒有關係,真正要留意的反而是PFD電路,因為PFD電路會有dead zone的問題,而這個會造成PLL的input和output頻率有一個相位誤差存在,如何改善PFD的dead zone,目前有好幾種架構都己經有發表在paper上了
再者,即使PFD電路是採用沒有dead zone的架構,在layout的安排上也要非常小心,如果其UP及DN的path不平均對稱的話,一樣也會造成相位差存在
0 x5 V/ A2 s3 ~8 N/ H# E: u* \
# N: P9 ]( h; M2 x. U如果你覺得你的ripple過大,那麼,我倒是建議你計算一下你的damping factor為多少?VCO的gain為多少?charge pump current又為多少?natural frequency又為多少?LPF的R及C1和C2又各為多少?
5 N$ R2 l$ i9 R/ O藉由這些值可以幫助你探究你的PLL究竟是那裡出問題,前三項數值是設計PLL很重要的參數,若照你所描述,應該是你的damping factor過小吧
再者,1nF的電容很大,我以前所設計過的PLL也從沒設計到這麼大的電容,150pF的電容己經幾乎是我的上限了,建議你重新檢視你PLL的各個block參數,我想,你的PLL應該沒有作最佳化的設計

liangshangquan

謝謝二位的熱情回復。

我做了計算和仿真，我目前PLL 相位差始終存在和CP電流的匹配度影響似乎不是很大。
2 V7 y* s- v' q& F9 L; [& H
finster說的 cp電流可能回事重要的原因，但是應該如何確定呢？和 LPF中的 C1的大小關系大嗎？

0 H4 w/ v1 B; Z- {6 ], j/ @& F( @9 b還有版主說的“最佳化設計”該如何驗證和實現呢？

monkeybad

我覺得輸出clock和輸入clock存在相位差應該是正常的吧 輸出clock總是要經過一個counter除頻後才回授到PFD
" P) S& q/ z0 K3 k所以不可能達到0相位差 但是相位差只要是固定的就可以了
; [3 O- M$ p  f3 Q在PFD兩端的clcok才有可能存在接近0相位差的clock吧
7 P3 C0 S" N4 g, ^/ c* h4 w8 ~
另外紋波電壓多大要看你的output clock的jitter能忍受多大 我覺得可以簡單的計算一下
1 W$ v/ K# w0 s8 j就是 jitter=1/(紋波低電壓時VCO output頻率)-1/(紋波高電壓時VCO output頻率)
大概可以估計你的紋波是不是在能容忍的範圍
一般都是蠻小的啦 而且你的LPF電容用到1n了 超大的 所以紋波應該不會太大才對

假如紋波太大那最直接的方法就是降低CP的電流 增加LPF的電容 這樣紋波就變小囉
7 z2 ]# a5 L* H' N& r  g/ g4 O但是PLL鎖定時間會變慢
% I1 U% ?/ o% L$ _# t另外也要注意CP上下電流源有沒有相等

" H2 N; Q0 @- G; w9 v要最佳化首先弄清楚 PLL各個參數之間的關係 可從PLL運作的model推導公式得知
好康相報裡面有提到一些相關的設計文件 可以先參考一下
% u; k; r) [& Q$ z2 I) Xhttp://www.chip123.com/phpBB/viewthread.php?tid=8116&extra=page%3D4
$ i8 b" _; B  J1 x另外Razavi : Design of Analog CMOS Integrated Circuits 裡面也有講解可以參考一下
8 G* f$ U6 U2 Y' P; b
, ]) n+ i* m3 @+ P3 E[ 本帖最後由 monkeybad 於 2007-10-30 07:07 PM 編輯 ]

finster

PLL的設計有其數學式和相關的關係
如我建議你計算一下你的damping factor為多少?VCO的gain為多少?charge pump current又為多少?natural frequency又為多少?LPF的R及C1和C2又各為多少?
9 P4 l& Y8 Q; v( L' I因為這些都會影響著你所設計出來的PLL的performance,如果你都不知道不這參數所代表的函義為何,那所設計出來的PLL即使會動,其performance應該也不會太好
* X, i  K5 D" D; s& a我上述所提的那些都在monkeybad大大所推薦的Razavi : Design of Analog CMOS Integrated Circuits中第15章有很詳細的介紹和公式推導,強烈建議你花點時間去看一下,我想,對於你設計PLL有很大的助益
節錄一下書中所提的:damping factor > 0.707
為何要使用二階R-C和三階R-C的理由書中有提,另外,兩個電容的大小比例為10~15倍,至於何者為大,何者為小,書上也有提
8 @9 a5 C* M+ b, yVCO的gain會影響你PLL的jitter,如果沒有留意,那出來的PLL的jitter應該不會很好......
這些,書上都有提

yoyo20701

喔~~講的蠻詳細的~~多謝謝大大講解~~讓我又上的一課~~謝謝
- P( s% a& s7 z1 h. o雖然我沒做過pLL~~看看也不錯ㄚ~~謝謝

ilovehorn

大大你好
我剛看了一下Razavi的PLL部分
你們提到的C1與C2是不是書中的Cp與C2呢
也就是LPF 還有抑制高頻雜訊的電容
我是類比新手
還請大大解惑
謝謝
; @8 q/ K/ t' p, ^- h. `& o* q3 q4 f
[ 本帖最後由 ilovehorn 於 2007-12-14 10:50 AM 編輯 ]

finster

原帖由 ilovehorn 於 2007-12-14 10:47 AM 發表
: u  R7 }; D, F3 ^) X& ]( `大大你好
我剛看了一下Razavi的PLL部分
8 x( g) ^) ~4 T+ G& z  m! g你們提到的C1與C2是不是書中的Cp與C2呢
+ G( Y; j) G# Y也就是LPF 還有抑制高頻雜訊的電容
我是類比新手
$ [  L  y; `  Q, V6 Z還請大大解惑
6 r" Q0 J* `" y; C' J- H/ n謝謝

, @$ J) K& d' {. y7 d9 Q6 q) ]( o

0 Q( \9 f+ o4 @! Q沒錯

fcchang

台大有個專做pll的教授叫劉深淵
他的講義裡關於這方面的介紹非常仔細
設計上你的 c1、c2的比值，頻寬的大小
1 A/ P+ ?* l6 ~( X& r1 B6 t) I對所應的phase margin，damping factor
通通算出來給你
不妨網上找一下
應該會很有幫助的

zhangxu2100cn

偶然发现这个论坛，发现真的不错，我还不是大牛，希望以后沃野能帮大家解决问题

quantum

根据反馈系统的一般原理来理解：
5 a0 q2 Y: u" E% w, V, uphase margin 大，则damping factor 大，ripple小，但settle time 长，
4 `6 L+ w+ ?: k$ [phase margin 小，则damping factor小，ripple 大，但settle time短。
6 a; y" o' }3 T/ Z9 v1 `* S
* V2 t) H! U# `3 {' J! S' e这样理解妥当吗，呼唤大大解答！