Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 6117|回復: 9
打印 上一主題 下一主題

[問題求助] op單級放大器layout之問題?

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-12-8 17:44:34 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
前幾天Layout op的電路,在DRC執行時,發現錯誤訊息
$ C, W3 v* M+ ]$ {' g) J# s也問過我們學校的助教們5 O! E" f, c) O3 `
但重新依照他們的指式在畫過' z; H' z2 _* e! g$ U3 h
2 ^; {. m0 d& M& @0 f
依然還是一樣的錯誤訊息!
) v# u4 Z, K% q0 H( b
& A* Z9 r* e1 w. nLATI3 {@ P-Well Pick-Up to Nmos Max Space < 20um NASD Not PPKUP}
) L. O; G) y2 h1 e( w7 \% C+ O$ p這個問題一直指nmos的那顆電晶體的問題
0 J+ U6 k4 T5 z; B+ S我也問過其他老師、他說要拉超過20um
5 r* f3 N  L* N! q但我不清楚、是要拉nmos與電源的長度要超過20um嗎
7 f3 b( @2 A7 m/ U. G" l2 N2 D5 t7 X- W+ n9 l9 E
類比電路果然難理解1 K+ k  p9 R, h3 I# P! y

6 M, m$ k, y5 t# a/ u3 g希望大家能幫幫我的忙唄!!!
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2007-12-8 19:38:17 | 只看該作者
其實很簡單就是,就是P-well中的P+ OD要與NMOS的N+ OD   間距   要有20um以上。" A# V$ p$ }) {7 P
在錯誤訊息已經很清楚說是space了。try看看吧。我覺得你的教授可能誤解了,或看錯了。
3#
發表於 2007-12-8 21:53:26 | 只看該作者
try 看看畫20um的間距,如果不行在做討論...........。
4#
 樓主| 發表於 2007-12-8 23:06:51 | 只看該作者
P-well中的P+ OD要與NMOS的N+ OD
5 {) U. c7 v" D# J' v! Y9 f- i
這個我有點看不懂是什麼意思!& A  g* a5 P0 ?- w
可以在詳細講明白一點嗎!!!
' h' K& E4 o, J+ B3 ?8 w
8 ]' o0 K. U1 m9 N( x' w  [OD是什麼意思?& c- q& J8 v# i# h+ o$ w
P-well不是nmos的p基體嗎?$ R* |& O' q4 {# o* M  O
! s, X4 y. _- N( h7 Q/ ~% T9 M6 S$ y0 g
不好意思!現在還是初學者、所以有一些專有術語看不懂!!!
5#
發表於 2007-12-9 02:54:26 | 只看該作者
這條是check latch-up的drc rule
9 K4 t: A5 g& `. U) e  O是說你的NMOS在20um內必須要有body_contact(subtract_contact)/ j& ?5 M6 Z) `
20um半徑圓內打幾顆P+_contact
2 t3 x& P4 k: Q就會解掉這條了
6#
發表於 2007-12-9 13:49:51 | 只看該作者
OD=Active=Diffusion* V2 L, V! `& p: F
2 V) R  V7 I+ d$ w7 I# Q5 F% P
在NMOS半徑20um以內畫上,P+ OD(P+ &  Active)就好了。
7#
發表於 2007-12-10 10:35:05 | 只看該作者
應該是body or base 離的太遠
# `# i: d) d; |9 T2 Y4 K要在20UM內 以PMOS 而言 在NWELL 內
- L" Z6 r4 t( w- J+ o加 N+DIFF ㄉ地方
2 C& u3 [# w! ]6 D. H. `" J- j4 @; P; S1 Z
以NMOS 而言 即是 P+DIFF ㄉ地方
8#
發表於 2007-12-12 14:00:46 | 只看該作者
LATI3 {@ P-Well Pick-Up to Nmos Max Space < 20um NASD Not PPKUP}
3 ^+ z7 w8 O5 E. }就說明要小於20um了,怎麼會要拉超過呢?
. C. U3 A6 r; D, z  E簡單而言就是pmos用n+ring圍起來,nmos用p+ring圍起來是最保險的。
9#
發表於 2007-12-14 16:35:00 | 只看該作者
表示你的BULK   OD  離 MOS OD 超過20UM" r2 W! F$ Q0 V; V% x& Q4 M8 z
但是BULK上面一定要打CON. 且MOS OD上也是要打CON.
& n- }7 g* {6 i7 `! z$ I這就是樓上說的LATCH-UP的問題
10#
發表於 2007-12-22 18:23:19 | 只看該作者
嗯~~~多謝大大講解的那麼清楚~~讓我這個門外漢~~~有更一層的了解
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-4 06:10 AM , Processed in 0.115007 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表