DRC所出現的問題？

shihchia

1、ｐ0.R.1 (@Min poly area coverage <14%
2 T" b- z; L' IDENSITY POLYI INSIDE OF EXTENT < 0.14
7 V8 c# l' z, apoly_DENSITY.log: 0.6 6.3 65.35 28.1  0.0940808

2、M1.R.1 {@ Min M1 area coverage <30%
DENSITY M1I INSIDE OF EXTENT < 0.3
M1_DENSITY.log: 2.95 4.75 67.15 30.25  0.250681

; |7 L& j0 C2 r7 I# K6 n3、M２.R.1 {@ Min M1 area coverage <30%
) |0 f/ J7 ?# I1 j' ]DENSITY M２I INSIDE OF EXTENT < 0.3
M2_DENSITY.log: 3.7 7.2 68.4 26.3  0.0331737
# G# y/ C6 p3 e( p0 M! t& ?
( g  C9 [$ ~5 ]: T4 u& X9 L
最近在layout全加器，在DRC時，遇到的這三個錯誤訊息
, u4 c5 Y- i5 S' x4 Q$ d4 x  _5 h8 Y1 T大家幫幫忙，一起替我解決一下唄
! t  z9 H. j" V  R謝謝啦！！！

小朱仔

這三個錯誤只要多補 poly metal1 metal2 dummy就可以解決了
2 e: V7 d- L7 P+ B像ploy gate要14% 但你只有9% 所以還要在努力加很多dummy poly這樣就可以過了
9 E) C: o" F# g+ R, @0 D其餘依此類推,製程廠會要求density要夠是因為怕密度不足會造成Top Layer過重壓誇下層所以建議還是補滿

sw5722

像我們通常在小block時,這個問題會視為"假錯",
6 r+ Z7 ?2 S9 B1 {: M3 b: Z等到上層整合時,再一次補齊.
高密度是可以增加良率的.

cjchao

非 chip-level 時，可視這個問題為"假錯"，不需解。

motofatfat

通常在小block時,這個問題會忽略,
等到最上層整合時,再一次補齊
2 n  c4 Q0 x) l5 L$ u8 J' u  e或是框出不補ㄉ地方後,通常是類比或重要ㄉ地方
讓光罩公司去補

u9513349

area coverage <14%
( B: ~' g, u" p4 J" F( K3 F! G7 P5 L
# i0 F3 J; T* g1 I* v0 O- @area coverage <30%

4 j! I& X: u3 v" P3 J在drc來講是正常的(那是當作業,非下線)
1 V* ?( _* d0 `( d
5 d/ @* v" S+ T. [如果要下線的話,就要補滿ｍｅｔａｌ　和　ｃｏｎｔａｃｔ