Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 7391|回復: 4
打印 上一主題 下一主題

[問題求助] DRC 出現的錯誤

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2008-1-6 23:58:36 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
在DRC時有兩個錯誤不知道如何解決,又看不懂希望能給我解答。  E6 ]/ i. @( A2 I2 {
謝謝!!
' z6 O, i; U# z3 ?' a2 v1. PO.R.1 { @ Min poly area coverage < 14%
$ ~  T& ]6 ^4 \+ v) x5 L   DENSITY POLYI INSIDE OF EXTENT < 0.14 PRINT POLY_DENSITY.log
1 L7 D5 G, A& r; p: Q}, W8 A3 n4 I' F& z' e; X
2. M1.R.1 {@ Min M1 area coveger < 30% ' \: y5 O+ Z! D% \: U9 @5 q
   DENSITY M1I INSIDE OF EXTENT < 0.3 PRINT M1_DENSITY.log" g  Z- S% U" D! A# Q  \0 W0 S% S' G
}
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂2 踩 分享分享
2#
發表於 2008-1-7 00:24:58 | 只看該作者
如果你是要下晶片,那最後有多餘的空間上補上poly &metal1即可
4 e  Y, f8 O) t' ~6 U+ v. S如果你不需下晶片,那這個跑DRC時可以忽略& I# L4 Q  r7 a; o5 U$ ]
PO.R.1==>poly面積佔總layout 小於14%
0 \: _- O$ K2 D3 C7 R2 bM1.R.1==>metal1面積佔總layout 小於14%
3#
發表於 2008-1-8 09:54:33 | 只看該作者
說的沒錯,但好像有筆誤:
( }/ N" E( D0 C, j0 pM1.R.1==>metal1面積佔總layout 小於14% ---> 小於30%
4#
發表於 2008-1-8 17:08:51 | 只看該作者
一般 POLY & MT1 density 不夠應該是 whole chip device 不多造成,如果 chip 還有面積的話,建議加一些 VDD<->GND MOS CAP ,如此可以同時提高 POLY & MT1 density .
5#
發表於 2012-2-3 19:05:14 | 只看該作者
小弟的淺見..." Z& T/ i6 W- Y, c  I
這應該是poly與metal的density的問題....; N0 O% d  W& a; m( y  K
PO.R.1==>poly面積佔總layout 小於14%; ?) [( f" u9 E' b3 t( g
M1.R.1==>metal1面積佔總layout 小於30%& G2 C  I+ r6 U' M' W
好像增加poly跟metal1就可以解決的樣子
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-3 09:33 AM , Processed in 0.104006 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表