請問Hspice的lis file 的結果.

hycmos

各位好:
我使用Hspice, MOS device的model是level=49.近日涉及到看lis file. 有個疑惑不能清楚,還望各位幫助.
. H9 f# w1 [2 S4 k1 O0 r==========
subckt            
element  0:mn1     
model    0:nch.1   
region     Saturati
+ i$ @" K0 C8 \  id       104.2375u
  ibs      -83.2443a
  ibd       -3.3600f
  vgs        2.0000
, E4 w9 ~+ X; E: l' n2 x+ r  vds        4.0000
  vbs        0.     
( l6 N4 h- S0 K8 o7 @9 k$ n0 u  vth      766.7090m
  vdsat    950.1667m
# S, C3 n3 a( ]  vod        1.2333
  beta     174.5139u
===============================
' ]1 k* x) d% P: F  s里面的vdsat是什么含義?課本上的解釋似乎應該是(vgs-vth),而我發現vod(overdrive)項才是(vgs-vth).我的印象中一直把vdsat等同于vod.甚為困惑!
在我把vds設定為0.9501667(=vdsat)時候,該MOS的region變為linear.所以,我想象lis file的vdsat是否不需要設計人員關注?

hycmos

不好意思補充一點:
% S  n1 x4 c9 u% `5 g. w3 z' I3 W保持vgs不變,再把vds設定為1.2334(>vod),region 依然是staturation;
把vds設定為1.2330(<vod),region就是linear;

) o4 f! m% e2 D- x4 i& Y7 K# n1 W我判斷Hspice是依據vds,vod來判斷MOS region的.這樣似乎又和MOS Bsim3里面對Vdsat的解釋不同.

yhchang

我剛剛有上Google去找資料
發現 用Device model 用 first-order  不考慮短通道效應時
6 X! k" P. i, ^3 @, MVdsat = Vod(overdrive)   當這個條件發生的時候
/ M) Y5 y& e* t' \, JMOS的通道就出現了 Pinch-off的現象      這時候電流開始飽和
* l* e& _, j0 G
4 V/ C$ N6 \; c5 Y, T) i( f但是如果考慮 短通道效應 (second order effect)
( ]1 R/ k& r9 j6 a9 Y: G' G通道電流有   Velocity saturation(速度飽和)的效應存在
8 [$ d$ D- q" K/ a這時候  Vds不需要到Vod   只要到達  Vdsat   Ids就會飽和 不會再上升了
但Physical上  通道尚未pinch-off  必須要等到 Vds=Vod時 通道才會 Pinch-off.  
) v4 B* Q5 k& u: n0 K3 u
# a) z7 v) R7 K2 y所以實質上  電流會在 通道pinch-off前就會飽和  教科書的寫法只是為了方便手算以及只考慮主要的一階效應
) ~# u) {8 T) D
0 t( h2 x# x( L! ]+ ~[ 本帖最後由 yhchang 於 2008-1-18 12:04 AM 編輯 ]

hycmos

很感謝yhchang的解釋,給了我很大啟示.

在Ids-Vds wave上面可以看出,在Vdsat之后Ids基本就沒有大的上升,基本維持和Vod的時候一樣的電流,同時觀察gm是變化不多,gds變化大致在5~10倍.這也同時說明,在design的時候,某些對gds不是緊要的device處于這段范圍也是可以接受.