設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Analog/RFIC討論區 › design through verilog HDL
返回列表 發新帖
查看: 2694|回復: 1
打印 上一主題 下一主題

design through verilog HDL

[複製鏈接]
jearome
跳轉到指定樓層
1#
發表於 2008-1-17 17:23:46 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
Design though verilog HDL
+ Q. z# S0 k3 Q% wT.R.Padmanabhan% f2 |* a  m; e3 ~5 T2 N- J
B.Bala Tripura Sundari
; f5 O% s: w4 M1 C2 `
) a9 q$ O& x* n  ?a very nice book![local]1[/local]
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

cmyang
2#
發表於 2008-1-21 09:20:16 | 只看該作者
我好想要看看, 不知要如何得到呢?
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-17 10:31 PM , Processed in 0.100513 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表