Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 18508|回復: 25
打印 上一主題 下一主題

[問題求助] 有PLL用SIMULINK相關資料嘛

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-4-29 22:26:59 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
有PLL用SIMULINK相關資料嘛有PLL用SIMULINK相關資料嘛
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏1 分享分享 頂12 踩 分享分享
2#
發表於 2009-4-30 13:12:03 | 只看該作者
不知道這有用嗎?您試試看有沒有用,我也是在這論壇抓的
3#
發表於 2009-4-30 15:48:35 | 只看該作者
[local]1[/local]
. h" [! o8 H  c6 z, R4 B" k看一下有沒有用^^
$ ^5 I0 V: Q. f; t( C) a我也是論壇抓的
4#
發表於 2009-6-12 08:23:13 | 只看該作者

Reference Data

Hi, 因小弟對於PLL有小小的研究..; K6 f+ @4 S+ X% L- l# X
# j- [  x9 s6 H' ]
所以建立過behavior model
8 D+ f; ?  {& h) T5 W: g& q; g! ?5 F. ]* V- Q; @- ]
希望對你有幫助....+ f4 v  V3 w7 L: s$ R

: O' Q3 p& t, X1 X若還有任何問題可以再一起討論囉!! Good Luck  

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x

評分

參與人數 1Chipcoin +3 收起 理由
frank822 + 3 thanks for sharing this data

查看全部評分

5#
發表於 2009-6-12 23:38:33 | 只看該作者
請用
1 j& V! O+ H6 \' O' u' _$ x5 z7 K  c1 a5 Xhttp://www.mathworks.com/matlabcentral/fileexchange/5 W+ n9 B2 d, }$ o' h  o
搜尋關鍵字PLL or phase lock loop
6#
發表於 2009-10-15 15:13:58 | 只看該作者
不知道是不是我要的阿!1 F3 ^( \4 P9 R2 Y+ e7 x

0 U' F: Y/ P9 Y# t先抓來看看喔~
/ L' _/ a/ u3 E0 e) D6 M! e# k
* z2 y/ x6 i8 W# u* u感謝您的分享阿!
7#
發表於 2009-10-21 11:16:18 | 只看該作者
你也可以參考台大劉深淵老師的「鎖相迴路」一書 或 交大高曜煌老師的「射頻鎖相迴路ic設計」
5 i, ~9 q* |+ l4 J  i5 o# W裡面都有對simulink model 有所著墨。
) L# q) W8 v2 E( ?' k另外,我發現不只有simulink可以做behavior的模擬. `& S( P: D/ Q& s/ l7 c0 e8 I
在「CMOS RFIC Design Principles」Robert Caverly, Artech House 書中也有討論用相依電源做成的2 b% M7 ?7 X) o% D
behavior model喔!
! t) O$ f) W* z
7 @( A% w, m3 }2 e+ U你可以自己找書來研究怎麼做,加油
8#
發表於 2009-10-23 16:58:13 | 只看該作者
有个AMS的模型听说不错$ c2 S( r1 V' x( _, z- H' @
不知道对你有没有用?
" R6 d) h" Q0 V; g) cAnalog / Mixed Signal Examples( H9 e, i9 N. Z' y7 l
1 Z. A: V: e6 D1 b9 n% H' b: W$ h
Behavioral Models of ADCs和PLL等
9#
發表於 2009-10-23 17:04:11 | 只看該作者
Analog / Mixed Signal Examples; m" r1 F% r, q" A" s* {

; D2 g' h) t& E0 Q+ B. wBehavioral Models of ADCs$ r  D  J( O4 g# Y0 |
\ams\sampling\; sampling_101;; X, P$ k( x- i3 x% ^
     Sigma-Delta ADC 1st order modulator                                               $ cd \ams\adc\; dspsdadc2;                                                                    9 }- v* R; z6 C
     Sigma-Delta ADC 2nd order modulator                                               $ cd \ams\adc\; dspsdadc3;                                                                    4 a% ^# ~+ A$ G4 I
     Sigma-Delta ADC 2nd order modulator discrete time (switched capacitor prototype)  $ cd \ams\adc\; dspsdadc4;                                                                    
1 T0 A: K( O- m8 f/ O2 _  % n% T7 s: G9 B- w. p
Behavioral RF
6 u4 R' Z& E+ c6 a' o1 v     Measurement of Lowpass Filter Freq Response                                       $ cd  feed_fwd_2;
" T% @6 C. g0 J$ |7 K% ]     
3 K, c0 W  N# S+ f$ CPLLs
% w8 m+ o" {1 n5 [     VCO with phase noise                                                              $ cd
5 {& G) R3 X* y+ B1 ?     Pll  with freq domain instruments                                                 $ cd \ams\pll; # |6 Z9 _2 O! ~3 {: u9 P, r/ ~
     Pll  fractional with analog compensation                                          $ cd \ams\pll;
$ t  u  V$ N  h% t1 S     Pll  fractional with digital compensation                                         $ cd \ams\pll;
0 \* h$ d, {' `( g3 H+ c" h2 ?# j     Pll  optimization (Nonlinear Control Design)                                      $ cd \ams\pll;
6 q' ?( C2 R+ C. |/ M     Carrier and Symbol Timing Recovery  (NCO->ADC)                                    $ cd \ams\pll; carrier_timing;       5 j1 T* K( Y0 w% d' B& H) J, n
     Carrier and Symbol Timing Recovery  (Fractional Delay)                            $ cd \ams\pll; timing_recovery_1;
10#
發表於 2010-4-12 10:52:39 | 只看該作者
回復 4# BIJM
, _7 f5 F5 z* M, G, J
5 s9 F0 J. U0 p2 ]( A+ f0 J2 O$ ~- F/ t
    謝謝分享
1 s! @) P& E% f" }1 Vdesign 第一步都是建model
11#
發表於 2010-4-12 17:57:19 | 只看該作者
simulink 很好用喔~由其是在建立一些behavior model上
12#
發表於 2010-6-11 20:54:16 | 只看該作者
我記得高XX先生(名字想不起來@@)的PLL相關書籍就有了~聽說這本在中文書中算是PLL的權威~參考囉!
13#
發表於 2011-6-19 00:13:04 | 只看該作者
請問各位大大有分數除頻PLL的simulink的model嗎?
14#
發表於 2011-6-20 22:08:40 | 只看該作者
謝謝大大無私分享
3 V9 t/ L9 P+ C: Udesign 第一步都是建model
15#
發表於 2011-7-8 09:07:47 | 只看該作者
高曜煌  射頻鎖相迴路IC設計 滄海書局
16#
發表於 2011-7-8 18:11:34 | 只看該作者
謝謝分享,花點時間來K一下。
17#
發表於 2011-8-30 14:41:27 | 只看該作者
謝謝各位分享資料 看下
18#
發表於 2011-9-11 07:38:05 | 只看該作者
thanks for sharing!!!! It is very useful
19#
發表於 2011-9-11 10:00:05 | 只看該作者
behavior 要做的好真的要花很多心力,但是我還是多讀些資料,這樣再拿到別人的MODE: {: n  S9 j# Z+ H5 X
才比較不會不懂內部的動作。
20#
發表於 2011-9-22 15:55:03 | 只看該作者
回復 4# BIJM
3 h, G9 G' \' R. M5 X2 l
$ E1 v+ z2 H* H% y; s! v' H. a3 U) x. Z3 w
    SIMULINK~SIMULINK~SIMULINK
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-20 05:58 AM , Processed in 0.142518 second(s), 22 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表