請問,模擬ADC的INL/DNL時的技巧?感恩!

henry90176

請問各位前輩,小弟我現在在模擬一個6BIT ADC的INL/DNL,但是每次要把SPICE輸出的資料丟到MATLAB處理前都要花上很長時間的人工KEYIN把輸出的6BIT改成 1 0 1 0 1 0 的數位訊號,
我的VDD是1.2V,若輸出是VDD倒還好,大部份都是1.2V,但是若輸出是0,就會有很多接近0的值,所以(1024*6)筆資料要再改成101010的數位訊號真的很久
/ ^3 ]4 E0 r( u: }: w5 O/ v想請問各位前輩,有沒有更快的方法,可以輸出就是數位訊號??感恩!

henry90176

再問一個..我跑MATLAB(DNL)它說: ADC not clipping ... Increase sinewave amplitude!
但是我的訊號明明有000000和111111.有clipping呀?想請問如何解決.感恩!

hiyato

如果將spice的list資料使用取代的方式，會不會比較快一點呢?
& I( q! h# o" t0 U或者是使用ultra editor，應該會縮短你處理資料的時間。

henry90176

感謝hiyato!問題已經解決了!
我用spice再把transient資料轉為vector就ok了!感謝!

" Z+ \& x1 t# s$ u. A不過想再請問，用historgram法模擬的INL和DNL，我該輸入多快的FIN?是快一點好呢?還是慢一點好呢?又該取多少個點呢?又該取多少個週期呢?多一點好呢還是少一點好呢?
# o# p& i! \/ b: @
6 j: {6 y1 f- \- n3 L/ s因為就我的認知，INL與DNL屬於電路STATIC的特性，故就算使用的是DYNAMIC TESTING的historgram法應該想法還是在測出電路轉換曲線的結果，所以輸入的FIN應該越小越好，取點應該越多越好
% `8 N& U- p* J+ R' g4 m' n  g3 c想請問各位前輩，我的認知對不對?感恩!
( \  |0 I! x  ]' ^( W; g因為有爬文過了，也找過資料，但是大多只有解釋historgram法與其公式推導，對於其輸入訊號頻率也只有說"適當"而已，所以才來詢問各位前輩!感謝!

hbchens

原帖由 henry90176 於 2009-8-3 06:25 PM 發表
5 A$ u* J2 K) ]; l感謝hiyato!問題已經解決了!
8 ~4 K9 s; n% f' a6 c* Z- w# H: n4 K我用spice再把transient資料轉為vector就ok了!感謝!
! W, X- \6 g0 S- B
6 K" P$ `! Q8 B8 Q( i) q; V不過想再請問，用historgram法模擬的INL和DNL，我該輸入多快的FIN?是快一點好呢?還是慢一點好呢?又該取多少個點呢?又該取多少個週 ...

simulation 時各位用的時sinewave？用ramp好象處理很方便啊
齣來的數位信號先傢和成bus data，再用Ts採樣來消除數字的glith，就可以得到幹凈的數位輸齣，然后再用matlab處理就行了啊∼∼

henry90176

感謝h大，因為剛好有code所以就這樣測了
想請問h大，何謂"齣來的數位信號先傢和成bus data，再用Ts採樣來消除數字的glith"，不是很懂，可以煩請解釋一下，感恩!

hitxiaojun

我也想知道的详细些："齣來的數位信號先傢和成bus data，再用Ts採樣來消除數字的glith"  谢谢！

fc3s007

我也是一直出現not clipping 不知道是哪裡有問題