Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
找了書來看，上面都只有單端的例子 = =
現在跑fully differential感覺問題非常多 @@

我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓
2 f+ N& P+ b/ w- x( f
; j" {( S1 Y* Z$ \0 s# b0 ?/ D1.
$ q% m3 \0 s5 t  `. T4 v首先，問題在於差動輸入端的描述
9 k$ \7 s3 S1 Q. n/ k" X8 V我是考慮VCM相同，然後再灌入差動小訊號
5 {' M4 r* x0 k2 g5 x& S
* Y' A4 B& G& D+ `2 ^*輸入端的描述
vd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
$ X0 p6 I$ A9 F/ p2 q6 nvcm 8 0 dc 0

* t. v' m, ?' s, N2 i; b
' L: q* I- D" x4 U  Z這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
不知道這樣來描述差動對的輸入端是否是正確的？
6 {4 V0 w1 F' U% P  Z; [
/ W) e# s, y$ v; j4 t9 D0 i5 g% e, Z
. }* W; \& G% w5 S. G; I

, ~9 y" V: K" W2.求雙端輸出的gain
! I/ B9 }! i% p& B5 F1 L
; A8 N3 x, o! R*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
& p2 e* a: i+ G/ u.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

; ~: Z  ]# O) D/ Y9 e8 x我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
真是非常困惑
6 g& B) }) Q5 X; O, i
還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
這到底是為什麼阿？
" p: i" a/ S0 @3 ~: {(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
  v8 d+ ?2 w* j! O" T! o; N' F! L5 T(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)

4 C! h& w% ^) V  A9 j8 J, a# ^
再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
這要怎麼求呢？



3.輸出阻抗 與 輸入電容
請問輸出阻抗要怎麼求？
. Z2 Q5 r6 c+ `單端的時候直接下 .tf v(out) vin
但是雙端該怎麼寫？
另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？
2 k! N0 z3 b; u5 _* _7 O* C
  }( {0 y0 q4 {. M9 h/ b3 ?還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
因為我設計的是sensor readout電路
, e/ l6 K2 N5 A- `' H為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值




4.輸入共模範圍 與 輸出擺幅

3 X  I  r  x2 }3 n; L( @這個問題在書上找不到
7 C! h3 m9 S) ^3 ^- a6 Z是不是要自己看.op所得到那些vgs,vgd,vt值
3 @3 j# o; J. u) V然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
hspice有比較快的方法可以獲得這些資訊嗎？
# S, S9 X% l! a4 S0 ~3 s
3 ]% i. h$ P  I- c- U- R% C0 x

+ \- V5 Z  s7 F5 q. }8 t7 M3 }$ n
9 E% `' r0 \8 M; |以上問題
請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
3 D% z9 x, v) k+ ^8 F( H最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
5 ]7 e' Q* T2 L0 }3 U" smp1 1 in1   7 vdd pch l=0.35u w=30u
- w# T' R  S5 i8 C* k# [2 }9 O! dmp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
- Y; e1 G  F- \2 g% S2 u2 g如果不用下面的寫法會有什麼缺點？

: t" q2 T/ x8 G8 s0 _4 k2 [


" R9 p) i" x9 W; r, K9 Z- `& \% g附上小弟寫的folded cascode(輸入為PMOS) netlist:
# N5 ?% J  o: C3 l! @1 B3 t
, S3 Q/ y8 u/ s/ ufolded
3 M5 F( S$ C' v' L' f0 J5 u.global vdd vss
) w- E7 v' @2 L1 [
. T; h9 e4 B, N7 H9 s.option acout=0

; l1 {, F$ j, ^6 }! {$ |.option post=2
.option probe
/ {9 q$ k' O3 i/ Y2 J9 q' I
6 b7 w. J6 L; D6 ~.protect
.lib ./rf018.l tt
, ~  g( J* Z( m9 F5 [, C.unprotect

6 r/ l( A- I+ Y+ Q1 f9 T0 Omp1 1 in1   7 vdd pch l=0.35u w=30u
mp2 2 in2   7 vdd pch l=0.35u w=30u
9 X* d) H" ?. s. |# |3 Kmp3 5  5  vdd vdd pch l=0.35u w=15u
mp4 6  5  vdd vdd pch l=0.35u w=15u
mp5 out2  out2  5 vdd pch l=0.35u w=20u
mp6 out1  out2  6 vdd pch l=0.35u w=20u
mp7 7 b1 vdd vdd pch l=0.35u w=50u
mn1 out2 b2 1 vss nch l=0.35u w=5u
2 y' U( `8 B! T9 }" _; d! Gmn2 out1 b2 2 vss nch l=0.35u w=5u
mn3 1 b3 vss vss nch l=0.35u w=25u
# F& Z9 W) O) ^6 gmn4 2 b3 vss vss nch l=0.35u w=25u
6 ~6 b9 x, h' ^
*輸入端的描述
vd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0
vdd vdd 0 dc 3.3v
" _* z/ Y, s) E4 c9 D1 \vss vss 0 dc -3.3v
2 \8 K& z4 z. i0 F  K1 S9 X
vb1 b1 0 2.4
vb2 b2 0 -1.2
vb3 b3 0 -2.4
% `. s4 M/ [" R' H, [. E3 n# K1 f* q
# g) G; R: d* R4 }) e( _+ s.op
8 J5 k, [% G2 a$ ^.ac dec 10 100 100g

% m* Q/ u) F: u6 D/ I*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
6 ?, I) m5 v, T' O; S1 z.probe ac vdb(out1) vdb(out2) vdb(out1,out2)
& Z% h5 p+ b. s6 M3 ?) H* c
.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
- E8 B- p! ?5 \  Z可否請問一下這是什麼意思阿

rice019

Gain差兩倍
: \! [; R5 k% e. T因為是你實際上Gain是看VOP-VON
: j8 Z! F/ w3 F, k' S: e差兩倍gain實際上也才差6dB左右
) h9 s0 @' A* a# Q* V3 d所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
最後想請問一個寫netlist的小問題
- |  I" `8 S: p+ y( z7 e在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
======================================
0 O2 D5 }/ {: b7 I5 [) \我絕得啦！雖然width感覺都相同
但是跑hspice時候可以看到他們應該在不同的pch裡
% @& {- o/ |6 Y$ u: _例如...pch.1   pch.2 所以裡面有些參數就不一樣
# V6 |' k% B# h4 Q" g% ]/ Q1 D像是Vt~~或者mobility.....
/ l- R4 w0 X& i* G7 Q) r在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小
0 r7 u2 U  j6 A/ k; ^) @
以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
7 B7 o' V* N9 B; F. f" D  m( M  W希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
1 J2 p' Z2 M/ a/ Q- v# Fmp1 1 in1   7 vdd pch l=0.35u w=10u m=3
上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
! k1 @7 I& n, \: e3 }: B+ V可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
' Q& _, b# _% M( N+ x+ O* T2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
4.Allen的書應該有。
7 c5 f2 U$ j- o7 h* y2 D0 z8 K5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~