Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
找了書來看，上面都只有單端的例子 = =
0 _* A1 S+ ]! ^現在跑fully differential感覺問題非常多 @@
& \2 ]! ?+ J2 m" p( ~
, V3 g( r% c" e: |我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓

1.
首先，問題在於差動輸入端的描述
我是考慮VCM相同，然後再灌入差動小訊號

: n/ `7 \0 U# J  }1 p*輸入端的描述
" s; {3 C6 b( l0 `- G% \vd 9 0 dc 0 ac 1
( l' q4 M1 g/ {2 D8 J2 zevd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0


& y! k. y( f" `8 R& c# d這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
) `+ t! E* C: d4 s  x$ H不知道這樣來描述差動對的輸入端是否是正確的？

" U9 A% k! Y0 O% z+ D. E- ?& a
- X  u3 @: X; E' Z/ V0 w1 u
# ^+ w: Y& R+ E3 L3 H
- Y/ F6 k7 w" i9 K2.求雙端輸出的gain

*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
6 i+ a4 U8 }2 R% X" X.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

( r5 s+ i% z9 B% Q1 @: h我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
真是非常困惑
4 t5 N+ k0 d$ `( s+ G
: z3 T- W4 R% P還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
3 O* p, t7 x; e4 X這到底是為什麼阿？
$ s: t4 n& w( b7 t1 F(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
3 q- s( l3 ~. }6 a/ W, [. C(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)
+ f* C: a  g) |7 F+ M6 k, H
' r; R4 r! b& \! l. Z
% h7 Y- y: Y; e$ j$ q再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
# i6 v/ E2 W! x; P# o  L這要怎麼求呢？

- s/ i8 X. X: W2 [! B

3.輸出阻抗 與 輸入電容
請問輸出阻抗要怎麼求？
單端的時候直接下 .tf v(out) vin
但是雙端該怎麼寫？
3 Q6 z/ D& L- r# q/ N另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？
" k( w/ V9 R- p- g1 Z2 l2 E3 [
還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
因為我設計的是sensor readout電路
為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值
4 j* V8 z- ?# _3 s# r) H7 p2 C


' k  W, k2 D* s  O6 R$ @; M' R
4.輸入共模範圍 與 輸出擺幅

0 ]# n5 H' t. }4 g8 h0 i6 @這個問題在書上找不到
是不是要自己看.op所得到那些vgs,vgd,vt值
; n  i' ]6 I$ M然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
hspice有比較快的方法可以獲得這些資訊嗎？



' d8 [" B+ S3 c+ @, p' b
以上問題
請您不吝賜教 感激不盡 <(_ _)>

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~

hungda50310

收穫好大~~~
9 w2 v, [- k+ H. m  Z謝謝分享XD~~

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
% ^) y- G# ]+ i4 _/ T/ ~# d6 F' r2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
! o0 w4 I  z# o% w( h5 y/ q4.Allen的書應該有。
2 i, F( M: H. Y' c5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

semico_ljj

只要拿单边电路仿真就可以了！简单方便

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

semico_ljj

仿真单边电路就可以了！

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
/ t* L! U4 H% ^# P1 ?8 k2 e上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
可以劃分出許多操作區域，他的物理參數會不同。

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
4 o/ t/ o4 r. n! C0 B! ^. y希望能有高手大大來解答!!!

deltachen

謝謝大大的分享~知識因分享而壯大！

小緯仔

5.
+ C8 Q2 j  t1 G! s6 ?1 y, q最後想請問一個寫netlist的小問題
0 Q$ M/ n2 w* _在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
" t+ W9 X* g, @: ]mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
======================================
# P# W, y; T+ H我絕得啦！雖然width感覺都相同
( O+ R3 k3 }5 a# i但是跑hspice時候可以看到他們應該在不同的pch裡
7 ^. ~& f' o# M" Z- M! Q8 W例如...pch.1   pch.2 所以裡面有些參數就不一樣
8 k+ L$ J( `0 o5 f像是Vt~~或者mobility.....
  v3 Y4 o0 C8 E- q3 n6 W! h5 |# s在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小

以上是小弟的淺見...

rice019

Gain差兩倍
因為是你實際上Gain是看VOP-VON
差兩倍gain實際上也才差6dB左右
$ ~; ^& ^& R  Z2 d! H5 y' }所以都常都只看VOP/VIN大概是就是Gain大小

小美

GAIN是原來的一半？
6 d: u5 \, ?6 `  ~& Z- m- B$ u5 R6 \可否請問一下這是什麼意思阿

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

sereniva

5.
最後想請問一個寫netlist的小問題
" G" e' b  e" N+ L$ N7 T6 A在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
9 |1 \) p# z; a這兩種寫法有什麼差別嗎？(模擬或layout上)
* m8 E, P( L, k3 ?: v如果不用下面的寫法會有什麼缺點？
% _, l) D# R& ]) P6 G. Z
, k  }- a. L3 |4 |
- t* j3 B8 M2 n& I7 g% u

附上小弟寫的folded cascode(輸入為PMOS) netlist:

" m, U8 U  S, e& @1 C/ h  Vfolded
.global vdd vss
/ l7 N8 T/ O! M' B
.option acout=0

  F; ~' ]2 p0 y6 d; L; `0 T! }.option post=2
.option probe

.protect
.lib ./rf018.l tt
.unprotect
! m5 T3 o) X4 C" Q  g
mp1 1 in1   7 vdd pch l=0.35u w=30u
mp2 2 in2   7 vdd pch l=0.35u w=30u
  H: M7 F/ v$ g5 pmp3 5  5  vdd vdd pch l=0.35u w=15u
mp4 6  5  vdd vdd pch l=0.35u w=15u
mp5 out2  out2  5 vdd pch l=0.35u w=20u
mp6 out1  out2  6 vdd pch l=0.35u w=20u
mp7 7 b1 vdd vdd pch l=0.35u w=50u
mn1 out2 b2 1 vss nch l=0.35u w=5u
' w! v6 U3 g# d& R8 smn2 out1 b2 2 vss nch l=0.35u w=5u
3 {( O3 C( y" X) H! Nmn3 1 b3 vss vss nch l=0.35u w=25u
. a: g3 ]$ |8 C: R$ l. B' ymn4 2 b3 vss vss nch l=0.35u w=25u

; a2 E% s! U' A3 c/ v6 i& Q*輸入端的描述
& c9 M, {3 W$ q3 K& Nvd 9 0 dc 0 ac 1
) ^# w0 a4 m( Devd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
) z& {' Z) f+ Vvcm 8 0 dc 0
vdd vdd 0 dc 3.3v
9 p% |1 D$ N2 @# h8 h4 C! Jvss vss 0 dc -3.3v
/ _1 o! ]% t5 }( H" Y/ M3 M- }
vb1 b1 0 2.4
# M7 E# a7 H8 B8 Z8 a6 D% Bvb2 b2 0 -1.2
vb3 b3 0 -2.4
) K# T: y. h  x  `! F3 u6 J7 _3 H, E
' r+ m2 b; x1 {.op
( a: {4 F# f% O. m/ z.ac dec 10 100 100g

4 Z3 T9 g9 E; g- O; [6 y* B7 J*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)
; M. F5 X( {' P; v, O3 h  w3 h
4 m0 C! c) f4 ?.end