Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
2 e- U; l! ?- Z7 n( o- W0 m; k) k* L找了書來看，上面都只有單端的例子 = =
+ L8 i, G9 k! n' Y* q/ K現在跑fully differential感覺問題非常多 @@

我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓
$ D" r! i6 O& p# P& z
1.
首先，問題在於差動輸入端的描述
我是考慮VCM相同，然後再灌入差動小訊號

8 k- l* ^3 q' \% ?3 z$ h*輸入端的描述
vd 9 0 dc 0 ac 1
1 i  X9 r& v: D8 c3 Revd1 in1 8 9 0 0.5
$ }2 J% \7 U1 a  n8 aevd2 in2 8 9 0 -0.5
$ k$ M' G% p# F6 X! w: Ovcm 8 0 dc 0
/ O0 E0 C4 U: n# o3 n

這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
不知道這樣來描述差動對的輸入端是否是正確的？
$ }7 s6 u0 g* G2 x. O' z

2 w; H/ }* J5 W' ]( F9 u
% }2 @/ L4 a% V+ `$ z3 I/ b* q# M5 B
1 W9 S# y! y" w0 \2.求雙端輸出的gain
0 `. z1 i1 d; T8 k
8 ^, s7 w; M9 t9 q0 Z/ }- S* ?! @*讀取輸出端的描述
" P6 h0 j& W6 b0 ~$ E.print ac v(out1) v(out2) v(out1,out2)
4 Y& Z5 T; |6 u& h. k9 I* s.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
1 I5 b& U2 e% F/ T1 p& [* I" t.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

1 F5 C1 }" w/ l# H  V& J我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
7 }; V. m# M* Y( v+ C真是非常困惑

9 s$ j' b8 b) _2 \/ S+ _還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
這到底是為什麼阿？
(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)

  D0 w" [# y1 ~; O
9 r  p0 X; E. X1 c( B5 Z再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
這要怎麼求呢？
$ v- l- k3 d) R: D: H& S
. a+ S" X4 V, q  v' Y1 d3 J, v$ O( x
( A$ ~5 ?+ j2 q
3.輸出阻抗 與 輸入電容
0 `* ]/ {6 p4 u) G0 R請問輸出阻抗要怎麼求？
單端的時候直接下 .tf v(out) vin
0 I. f) R8 X0 v; A但是雙端該怎麼寫？
& y: j% P8 x* x; P5 q: X另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？
( m! q; k4 o9 v
還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
因為我設計的是sensor readout電路
" _; t2 ?; }. P# s0 l6 x* u為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值
: l# z" d3 \+ T* x# r
  B2 _6 `* @1 L' b) G
2 M% o/ |0 {1 N; B2 A! X
0 P% X. `# m" o' S) V0 [
* ~; m) E  J7 E4.輸入共模範圍 與 輸出擺幅
' |- F) A! i! `$ r
( S( k+ G  a' t. f9 Z8 u5 W這個問題在書上找不到
8 i2 w0 D* ]6 O. L是不是要自己看.op所得到那些vgs,vgd,vt值
0 J" w7 I, x4 `4 ]然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
hspice有比較快的方法可以獲得這些資訊嗎？
6 L5 v, _& A2 G( J1 o

) M" ]3 ?' H4 [: l0 h+ U

) g' d, _' `- P' D以上問題
請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
$ X8 B* m  D. o5 L% p* M& f最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
& b3 h2 w- P# T( D4 Ymp1 1 in1   7 vdd pch l=0.35u w=10u m=3
* h$ C' ^: l2 N( G這兩種寫法有什麼差別嗎？(模擬或layout上)
如果不用下面的寫法會有什麼缺點？

9 Z; V  h5 _: M1 A


7 B0 f1 l: S) w2 T2 w附上小弟寫的folded cascode(輸入為PMOS) netlist:
8 |- S" A9 v4 v" {+ U
( m; v# u/ n& M# x  A/ p" ?, M* _folded
* i6 K) A& _7 d# _. B) A8 r.global vdd vss
: [9 K7 `5 d4 `0 B3 \1 m
.option acout=0

.option post=2
.option probe
. h0 q# p  b9 l
.protect
5 O7 P3 r* l& y" e# c- P. V.lib ./rf018.l tt
  Q$ ?% f# G, O. v, m.unprotect

mp1 1 in1   7 vdd pch l=0.35u w=30u
mp2 2 in2   7 vdd pch l=0.35u w=30u
mp3 5  5  vdd vdd pch l=0.35u w=15u
0 m( _3 O, M6 ?4 l2 w. Amp4 6  5  vdd vdd pch l=0.35u w=15u
, {2 g; p, k, W6 f7 t6 amp5 out2  out2  5 vdd pch l=0.35u w=20u
8 `* r' l# G1 I7 Ymp6 out1  out2  6 vdd pch l=0.35u w=20u
mp7 7 b1 vdd vdd pch l=0.35u w=50u
mn1 out2 b2 1 vss nch l=0.35u w=5u
1 }1 |- H" [2 U# h* lmn2 out1 b2 2 vss nch l=0.35u w=5u
mn3 1 b3 vss vss nch l=0.35u w=25u
mn4 2 b3 vss vss nch l=0.35u w=25u

*輸入端的描述
vd 9 0 dc 0 ac 1
# e$ q( u$ G' _evd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
7 H  m8 x4 g+ }% B4 h2 k* Vvcm 8 0 dc 0
6 |9 |1 |) S1 l9 i% L8 ~, Svdd vdd 0 dc 3.3v
$ ~/ P% [; R! f8 M1 m; c) ~vss vss 0 dc -3.3v

' O5 N" ?2 z1 y& Z: G) `/ H! Vvb1 b1 0 2.4
" L* E2 d& z, B3 P) g5 x8 m+ uvb2 b2 0 -1.2
' j. F& Y" h8 ?( N+ k6 ?vb3 b3 0 -2.4

* r& O* ?4 i' y5 P, x.op
.ac dec 10 100 100g

4 ]8 J  L8 T5 F& p& S*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
1 p" {  @( f- C' Z: D( U3 a.print ac vdb(out1) vdb(out2) vdb(out1,out2)
& f" G9 S: c0 {1 ^: L7 ~0 d* m.probe ac vdb(out1) vdb(out2) vdb(out1,out2)
( ]! b# J0 C# r9 y3 s, D3 d- a
; ^9 k/ B9 d, N( k.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
3 ~( Q! d8 t% L可否請問一下這是什麼意思阿

rice019

Gain差兩倍
1 p* t$ h# d7 c因為是你實際上Gain是看VOP-VON
2 W7 Q5 m6 O9 ?5 z! L差兩倍gain實際上也才差6dB左右
所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
+ `3 C7 h/ B) e) \5 w最後想請問一個寫netlist的小問題
& ?9 P% C. _" w; ~% M5 b( a在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
/ Z  E0 b- a1 x2 Z( tmp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
======================================
我絕得啦！雖然width感覺都相同
$ A. `: U2 b/ L9 K$ Q0 M/ Q但是跑hspice時候可以看到他們應該在不同的pch裡
例如...pch.1   pch.2 所以裡面有些參數就不一樣
像是Vt~~或者mobility.....
% r1 N" H1 k" i7 }( A2 c在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小

以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
  c, z# N1 o6 U  H; _& j& }# S希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
. P9 O( @# r# M6 o# p# t上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
2 A0 `5 `1 a6 _! U- @3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
4.Allen的書應該有。
5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
$ R& o& `/ D. n- c2 f- V謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~