Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
找了書來看，上面都只有單端的例子 = =
現在跑fully differential感覺問題非常多 @@
; N8 N7 y+ l4 q) c2 W8 v* ~# b
我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓
" A/ z/ j9 _1 p# [4 C; o  _) X6 Y- ~
1.
, g4 o& ^3 r) g% s2 h1 L首先，問題在於差動輸入端的描述
( x/ y8 n4 _& Z  @/ O我是考慮VCM相同，然後再灌入差動小訊號

*輸入端的描述
vd 9 0 dc 0 ac 1
+ J3 ^% b# T: d/ Levd1 in1 8 9 0 0.5
0 y3 |4 v- z3 I( k, h" K+ }evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0


這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
5 L* P5 P& c* G8 I2 X' g不知道這樣來描述差動對的輸入端是否是正確的？

: U2 I7 {/ d# f2 u5 r3 l7 P


; I! w5 D7 z6 O7 _2.求雙端輸出的gain
& F  f( M$ I: g
: L8 x+ \' T+ y/ ]2 J! E" W*讀取輸出端的描述
, G& [5 M! B' x) S! M) K5 W.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
- S: K! P4 O' l3 ]- I.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

% a+ P" w& p$ B! W我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
, v4 t# D& k1 s, p* @& Z真是非常困惑
; n5 l! H2 k9 P4 ^9 r1 _
還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
這到底是為什麼阿？
(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
" i2 `/ c0 O! k! Q4 v# |(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)

  P! W  d" u# {
再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
這要怎麼求呢？
/ @' Y5 w$ W# r4 k8 R1 Q

2 n8 I5 p6 Y' ]" A
3.輸出阻抗 與 輸入電容
0 q4 `/ d  e) \+ C- j請問輸出阻抗要怎麼求？
* M) j4 R7 }2 C1 Y5 ]2 j3 D單端的時候直接下 .tf v(out) vin
" _! H& {5 A5 Q3 P6 n% u- S- b但是雙端該怎麼寫？
另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？

還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
因為我設計的是sensor readout電路
3 a6 M+ o3 M& n" ~7 l# D5 _為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值
0 K, E$ B& [. f+ Q# U



4.輸入共模範圍 與 輸出擺幅

7 F; m  x0 p$ n7 L# \0 N這個問題在書上找不到
是不是要自己看.op所得到那些vgs,vgd,vt值
然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
* ~6 Q7 m: c* N' [- j8 c0 Zhspice有比較快的方法可以獲得這些資訊嗎？
$ `6 v0 [4 e3 ]1 r% y+ O) V
. F, ?/ y! Y( z+ D

$ x9 |4 _! s5 I( M5 c
" |: S$ p3 X: U7 r' l以上問題
請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
最後想請問一個寫netlist的小問題
: R2 h" g0 d* {; G# y9 _( p( v在網路上看到一些例子，特別把mos寫成並聯好幾個
- _) j5 Q, U& A! K0 kmp1 1 in1   7 vdd pch l=0.35u w=30u
/ _/ J3 l' X. _4 o3 L) Z; l* ]mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
如果不用下面的寫法會有什麼缺點？



. E4 _3 a- h' w, u3 n9 g
附上小弟寫的folded cascode(輸入為PMOS) netlist:

) j9 B% t) o5 Q+ s2 r6 G% Ofolded
.global vdd vss
3 ~5 ]. i  Y6 L5 N
.option acout=0

.option post=2
1 ~7 ]$ l! L* V. B; R.option probe

.protect
.lib ./rf018.l tt
6 s  `) J6 B) `, q2 K.unprotect
1 q  |9 K5 K8 ?+ \
0 x; j- A9 G- Tmp1 1 in1   7 vdd pch l=0.35u w=30u
mp2 2 in2   7 vdd pch l=0.35u w=30u
mp3 5  5  vdd vdd pch l=0.35u w=15u
mp4 6  5  vdd vdd pch l=0.35u w=15u
1 z% t: g: a0 }- p* @& S4 Wmp5 out2  out2  5 vdd pch l=0.35u w=20u
# N" V$ s, |& O  @mp6 out1  out2  6 vdd pch l=0.35u w=20u
mp7 7 b1 vdd vdd pch l=0.35u w=50u
$ V+ I+ K5 q5 j! Amn1 out2 b2 1 vss nch l=0.35u w=5u
mn2 out1 b2 2 vss nch l=0.35u w=5u
( w* @& Q1 o0 I- }$ v6 J# O$ Nmn3 1 b3 vss vss nch l=0.35u w=25u
6 m" O. U# j, X1 \2 Wmn4 2 b3 vss vss nch l=0.35u w=25u

) d/ c9 ^! f$ w+ i/ i; x5 P. c*輸入端的描述
vd 9 0 dc 0 ac 1
. q. w  n* m4 Jevd1 in1 8 9 0 0.5
3 e) B4 J5 h7 H0 Z0 Wevd2 in2 8 9 0 -0.5
vcm 8 0 dc 0
, k) J+ \: r) ^6 Kvdd vdd 0 dc 3.3v
+ w$ w, p: C( m' f* Ivss vss 0 dc -3.3v
9 o# b3 U- W, _" X6 n5 @
vb1 b1 0 2.4
/ U0 w5 i6 K$ A; Nvb2 b2 0 -1.2
vb3 b3 0 -2.4
7 @1 ~" e+ @! d0 d
4 V2 K& j- S* D) ?+ X& f.op
  @1 S* G: t5 C) b3 z.ac dec 10 100 100g
/ J. O: q3 S4 B- e# q( S0 l
*讀取輸出端的描述
/ |" e5 s% s( H1 {.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
( C. n0 v) g8 j.print ac vdb(out1) vdb(out2) vdb(out1,out2)
  Z5 b2 p! a& H0 N! O% J" }3 `.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

4 i" r0 P: T' E/ g4 p+ ^/ b  Y.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
  x" c* V8 r7 p# Y可否請問一下這是什麼意思阿

rice019

Gain差兩倍
因為是你實際上Gain是看VOP-VON
差兩倍gain實際上也才差6dB左右
5 q8 r+ ~# k( t* v% Y& G5 f所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
$ U5 O9 H! [! r9 Z, V' amp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
% |5 ?% {% A* d9 f2 E這兩種寫法有什麼差別嗎？(模擬或layout上)
======================================
, @& r2 L+ Z' G: j; V( ?我絕得啦！雖然width感覺都相同
4 w& `; D$ F' h$ q但是跑hspice時候可以看到他們應該在不同的pch裡
例如...pch.1   pch.2 所以裡面有些參數就不一樣
: d: ^) ~9 R# o" w像是Vt~~或者mobility.....
在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小
! S# A% y9 T+ k) H( ^: u
$ x& G" G$ ]* E! n以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
) P' I4 J: w; y% R4 F' v希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
% O! W7 U" m- y0 W$ }mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
; d$ p: [3 q) F1 ~可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
1 d* c" ^! L5 ?2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
1 o7 n1 W4 H' R0 _3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
' u& Q& U' G# O6 K: Q4.Allen的書應該有。
# i# [' E1 g' n5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
  J5 f8 x5 s! M* O! ], b謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~