Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
找了書來看，上面都只有單端的例子 = =
7 ~. _/ T+ [% x現在跑fully differential感覺問題非常多 @@

5 Q3 D- N$ J7 _# S4 Z0 z& F3 o我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓

1.
首先，問題在於差動輸入端的描述
我是考慮VCM相同，然後再灌入差動小訊號
! Z! M8 ]: O: T4 Y& Q
*輸入端的描述
" i5 {( E+ d  yvd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
+ y" x% J9 j: ^0 x' yvcm 8 0 dc 0
+ N' t, c7 y, ~

這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
不知道這樣來描述差動對的輸入端是否是正確的？

+ z' h6 z) [; K7 f7 n, A
3 }: [' i4 S9 _- Q6 k4 L) m

1 B0 n2 i3 G8 J% v' s  U# m2.求雙端輸出的gain

*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
* |4 ^( G% h- _% `1 B.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
& h+ h0 n. f2 r/ ]' e7 V4 S.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
) E; ^; O: m5 ]) Z* _/ |) h( Z) {& C真是非常困惑

還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
這到底是為什麼阿？
  a. A. {2 Z/ n5 F4 m2 U(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
3 n+ }% W! F8 _) ~; o7 k(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)
( W- f$ B+ b) [) v& f5 j+ `! P
4 t5 Y* G* j& ]. b/ r9 |1 P
再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
這要怎麼求呢？

  L- g- `( H: ^
# b. _$ ?: w' }% Y. r* O
+ _$ {; d& O0 Y( `5 I$ B3.輸出阻抗 與 輸入電容
6 j% V9 q3 a! j) G4 u3 @請問輸出阻抗要怎麼求？
單端的時候直接下 .tf v(out) vin
但是雙端該怎麼寫？
: u! p& Y) |% H另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？

還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
4 G% R6 y$ Y& }# u' p因為我設計的是sensor readout電路
為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值



2 o$ E4 }# t5 O  r
2 E8 M: |7 u7 W; R4.輸入共模範圍 與 輸出擺幅
. X  c" ~7 t0 b! ?' g& U6 g7 r
$ P7 O/ N  \7 C這個問題在書上找不到
是不是要自己看.op所得到那些vgs,vgd,vt值
9 l3 Q: \7 ]3 G( S然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
hspice有比較快的方法可以獲得這些資訊嗎？


9 j- A- X4 T: H6 @3 h  K
  i2 S# O. a# r5 c# L  w8 E6 S7 Z7 R9 n
以上問題
2 p3 r/ O& [- H+ Q請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
最後想請問一個寫netlist的小問題
' P  I6 Q7 c) g3 g在網路上看到一些例子，特別把mos寫成並聯好幾個
: f) Q* G! ^! }, _; {mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
7 o3 t5 T, Z7 k9 d$ o' K6 B這兩種寫法有什麼差別嗎？(模擬或layout上)
" A! A7 g2 B3 }如果不用下面的寫法會有什麼缺點？



! D4 f; s1 g8 i1 k# f% }! m
附上小弟寫的folded cascode(輸入為PMOS) netlist:

% x9 |, x4 T" ~; K3 Q$ f1 cfolded
- W* Q9 _+ t# n+ @8 W  f- ].global vdd vss
8 h7 H5 I/ g1 k6 s# U3 |/ j# w2 T
+ M# J- X; x1 |1 E.option acout=0

.option post=2
/ H6 @! f6 F7 z2 a2 n: P0 U. [.option probe
3 }+ |$ v3 X$ S+ W
.protect
.lib ./rf018.l tt
.unprotect

mp1 1 in1   7 vdd pch l=0.35u w=30u
mp2 2 in2   7 vdd pch l=0.35u w=30u
mp3 5  5  vdd vdd pch l=0.35u w=15u
5 M+ _% }1 g( l( nmp4 6  5  vdd vdd pch l=0.35u w=15u
mp5 out2  out2  5 vdd pch l=0.35u w=20u
6 H+ s* f" @1 w6 f0 z# l) nmp6 out1  out2  6 vdd pch l=0.35u w=20u
mp7 7 b1 vdd vdd pch l=0.35u w=50u
mn1 out2 b2 1 vss nch l=0.35u w=5u
5 l- K- d7 B2 m, o. a' u+ hmn2 out1 b2 2 vss nch l=0.35u w=5u
" }2 C; {3 l3 g+ R$ @mn3 1 b3 vss vss nch l=0.35u w=25u
mn4 2 b3 vss vss nch l=0.35u w=25u
0 b8 @' Q& L! R" V; a
*輸入端的描述
3 F5 k+ b# y* e( Y) Uvd 9 0 dc 0 ac 1
! O0 D9 f  h* Zevd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
8 t' q- [% X# `: D' z9 u+ ~3 [vcm 8 0 dc 0
: X$ C8 L& O, B8 Ivdd vdd 0 dc 3.3v
6 C6 ?8 M! e8 m3 J) Wvss vss 0 dc -3.3v
  c8 G! `$ p" {4 }2 C2 m4 ]/ E
! H! C! I5 R$ g1 Y! \. Cvb1 b1 0 2.4
vb2 b2 0 -1.2
& Y2 H8 s- V8 [& y9 H0 Zvb3 b3 0 -2.4

.op
.ac dec 10 100 100g

*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
# w" d8 K+ u7 e.probe ac v(out1) v(out2) v(out1,out2)
4 I/ s3 z, k/ ?3 C3 f  u.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
. _- j0 S; c4 s' S4 c可否請問一下這是什麼意思阿

rice019

Gain差兩倍
因為是你實際上Gain是看VOP-VON
差兩倍gain實際上也才差6dB左右
, R# W# d2 V. ~/ z7 e# {2 X/ x所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
" `0 y% q' t  @1 I  e9 dmp1 1 in1   7 vdd pch l=0.35u w=30u
; e# w& r# D4 X  f/ v: m, ?mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
/ E( {6 i& ?) D+ J1 H0 H! ~這兩種寫法有什麼差別嗎？(模擬或layout上)
======================================
我絕得啦！雖然width感覺都相同
# z( c/ H7 r6 b但是跑hspice時候可以看到他們應該在不同的pch裡
9 _6 U% n0 J. ]% }% X例如...pch.1   pch.2 所以裡面有些參數就不一樣
像是Vt~~或者mobility.....
6 o- @" _& N9 U9 _在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小

以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
1 a5 ?4 y. u; ?% H+ L+ j+ m+ z; R& ~希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
3 D" [& @! P- g# g  V可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
5 |8 @6 e) L; R+ W8 E4 n- \3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
+ E  N' H  X3 h2 Q4.Allen的書應該有。
5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~