|
想請問板上的高手,要如何利用軟體「有效率地」對ECC-Deocder做效能的Pre-sim呢?
0 w+ j% V3 A$ C# d ?4 t
+ C* P9 {$ @7 E( g目前我的ECC-Decoder是用Cadence畫出整體電路,由於測試效能必須將「大量的」輸入資料跟解碼結果做比對,因此測試的時間是一個很大的問題。+ \5 a) o4 h7 G) Y/ W8 o
/ m/ I+ Z8 T1 r! { K Y1 Z
手邊目前所擁有的資源是:
5 I: a4 |. |9 d& L5 B9 D X6 H6 a# o- k5 f. l
1.使用Cadence畫好電路的ECC-Decoder。) j! }$ I- [% Q+ c+ D, K" L
2.模擬通道雜訊,並且可以產生好幾筆輸入的C語言程式。
" V/ f! e2 T3 k. f. R* c6 ?( }3.已知如何使用MATLAB畫出ECC-Decoder效能圖(只要有輸入and輸出資料即可)。
* ~) z, O- s8 X
0 u% k. R( b; G. @+ e! t3 |希望有請板上的高手為小弟解答,謝謝!
* N. ? Y7 y# p6 ]2 R! c6 S4 I/ @, f& u' W
. m. E( y: j: C$ d. z! z3 m. [( Z2 aP.S.順帶一提,一次測試至少要輸入好幾百萬筆的資料。 |
|