請教：VIAn 對寬金屬導綫應力釋放和減小的影響

CHIP321

: O# \3 O4 |: {& j在需要製作wide metal時候， 出于對 Stress 的考慮，大多數廠家都會有min wide和挖slot的設計要求。對slot尺寸也有嚴格要求。但是電流流向複雜，或者電流非常之大的時候，這些SLOT對導綫過電流能力有很大的影響。
1 Q+ ~0 E1 \7 s$ L  J: ^, ]之前在學LAYOUT時候，好像有前輩提到，在鋁導線，未使用CMD之前，由于VIA bar 會造成meatl表面凹凸起伏，使各點應力矢量之和降低，起到降低整體應力水平的作用。
+ g. \  u8 A  @8 C1 q0 B% G  }所以在大量使用VIA的POWER line上可以去除slot，而在IR 等大廠的片子中，我們的確發現有這樣處理的，但是因為沒有做過可靠性方面的試驗，也缺乏嚴格數理推導支持。同時，使用銅導線及新的平坦化措施也對結果有不可忽略的影響。
3 K: z/ R* [1 z; E2 T
所以想請教罎子里的各位前輩，
! X4 n! ~" h6 H( h' L; M" N1 VIAn對寬金屬導綫應力釋放是否依然有效？
2 如果VIAn對Stress釋放無效，那么對於PAD上大片金屬覆蓋為何不會導致由於Stress而導致失效？（PS Power line Stress 引起的失效的確存在！而PAD上很少聽說有類似的情況）
3 如果VIAn對Stress釋放有效，那么VIAn的數量如何確定，在銅互聯情況下，由於Stress而導致在有VIAn的地方出現metal斷裂是存在的，是否可以說
  VIA 的數量也不可以無限增多？
  D! ^( w9 |; O4 @- w3 l" {1 G
% }4 M* r* N$ }檢索到一些論文，但是目前暫時還沒有權限DOWN到，列出目錄，供大家參考了。

+ {4 D- W7 b) I0 S3 V) T外文会议 Stress-induced voiding beneath vias with wide copper metal leads 2004  
9 R( Z0 a2 t% i! e2 B0 i外文会议 Stress-induced voiding in multi-level copper/low-k interconnects 2004  
6 f7 n: S6 h  t4 l8 x外文会议 Stress-Induced Voiding in Multi-Level Copper/Low-k Interconnects 2004  
外文会议 New Degradation Phenomena of Stress-Induced Voiding inside Via in Copper Interconnects 2007  
外文期刊 Suppression of stress-induced voiding in copper interconnects 2002,vol.102(no.637)