有人可以分享POWERMOS的畫法嗎

samgu

我的layout工作，主要就是在畫POWERMOS
9 B6 q$ f. |* c9 B# \工作這幾年間嘗試很多做法，但是一直無法找到
) G5 h# G% i8 p% z& ~3 \一個最佳的layout,也可能因為我迷失了，希望可以透過大家的經驗，
; W5 t: F) }8 n激盪出一些新的想法，請大家賜教，謝謝

1 W" ~+ }2 R8 Q- z& X' W9 {. ^- a簡單說一下我的心得，
1.若用MIN的RULE來畫MOS，相同的面積可以得到最大的width，最佳的Ron，最大的電流
  T: c7 [: B8 `' ]9 C5 W* @   但是必須承受ESD是否會對MOS造成破壞，因為DCG為 MIN RULE
2.若為了兼顧ESD則會浪費面積，犧牲Ron
3.若要兩者兼顧，面臨的問題則是 1.ESD rule 要放多大，2.butting contact and source contact 不足

pph_cq

我们一般在最小rule基础上适当放大，比如最小contact to poly是0.4，我们可能会取1，如果觉得太浪费面积，可以用bent gate或waffle结构节省面积。

shangyi

看過finger, waffle, 井型, 六角形的畫法
* ]# t$ J4 @4 P% U
那種比較好... 我也不清楚哩!

腳踏

看過finger, waffle, 井型, 六角形的畫法
8 r& a; X' q' O5 M1 i0 V6 s3 h
7 |% P4 {  J3 y5 c) `那種比較好... 我也不清楚哩!
; j$ b; j4 g. E) Vshangyi 發表於 2010-5-18 01:20 AM

& [2 U6 M% [7 m* f
    我也想知道那一個比較好
! U: T& k- g6 _6 R  U   有人知道嗎

shmiyi

要從製程上研究MOS的變化~~
: A+ Q. m0 g6 ?3 F9 h; K7 l6 O( V相同製程不家的MOS的參數變化不一~
# e# L- C- \& f9 @9 @% [即代表I-V CURRENT
* E# d8 I) y9 U: ^! I. U9 i所以我覺得好像不是看畫法
! ~$ ?# D- k' i* O5 `  f要從看MOS的特性去研究~~

jacky_123

感謝你們的分享~~~~~~~~~~~~~~~~~~~

yuany

学习一下～～～~~~~
9 o/ h; X  O" G$ }1 Q" i
呵呵

junxingyu

Nmos放两列cont比较好，Pmos单列就ok啊，如果W比较小还可以另外做ESD

semico_ljj

回復 8# junxingyu
$ W% k  X% N5 N
6 x: j- I# D' q& b  Q! D這個說法倒是不了解！請問是經驗嗎？

semico_ljj

其實最有效（area最小）的是waffle, 井型, 六角形等，但是要process支持，還要留片驗證！

spiritpillar

感謝分享感謝分享感謝分享感謝分享

photoss

最近正在研究powermos的畫法,挺受用的,感謝大大分享

liu.leon

finger,井型, 六角形的畫法,再搭配ESD rule以1:4畫法,

stephen_jjh

各位的这些方法请问有图片作参考吗？？没花过POWERMOS的表示很无奈啊= =

photoss

现在急寻power mos画法现在急寻power mos画法

930709

看是面積還是效能阿!!
可以給我一些不同的意見嗎?

jameslin

正學習POWERMOS的畫法，感謝分享！

alex13

回復 10# semico_ljj
! X* ]# n4 d+ Q9 a6 i7 ?0 y
4 A) H0 {) r1 X/ u6 Y& {% s, V
    小弟問一個蠢問題，Area最小是指Ron相同的前提下嗎?
4 l5 x$ k; n9 z$ z; O2 C感謝先進不吝指點，多謝!

astrajen

看不懂。我想只是PowerMos應該考慮的是散熱及最大電流吧。最大電流與線寬直接相關，散熱與面積直接相關，應該都有規格表可以参考吧。

sd5517805

一般在最小rule基础上适当放大，比如最小contact to poly