有人可以分享POWERMOS的畫法嗎

samgu

我的layout工作，主要就是在畫POWERMOS
8 c; M; z' @, G  g# z- K/ h0 n  j工作這幾年間嘗試很多做法，但是一直無法找到
8 @! @( a& E+ S' z, X3 A一個最佳的layout,也可能因為我迷失了，希望可以透過大家的經驗，
* \7 g) {7 I( X: W: K: _6 x* d0 h激盪出一些新的想法，請大家賜教，謝謝

簡單說一下我的心得，
1.若用MIN的RULE來畫MOS，相同的面積可以得到最大的width，最佳的Ron，最大的電流
- s% `/ j; @; Q3 U* ?. W2 h) }8 X   但是必須承受ESD是否會對MOS造成破壞，因為DCG為 MIN RULE
7 `& k& A! ]6 C* v/ {6 `$ Y2.若為了兼顧ESD則會浪費面積，犧牲Ron
3.若要兩者兼顧，面臨的問題則是 1.ESD rule 要放多大，2.butting contact and source contact 不足

AIC6632

這應該是designer要提供的吧
而不是layout決定的

sainwu

謝謝大大們的說明.
: }; s$ D4 I. x) x
% s3 _% b4 @+ e$ S了解許多

bbok7979

謝大大們的心得，長知識囉 ^^

930709

感謝你們的分享~~~~~~~~~~~~~~~~~~~

chengchishun

1.若用MIN的RULE來畫MOS，相同的面積可以得到最大的width--> width 夠大 ESD 應該還好吧

flank0122

回復 5# shmiyi

4 Q6 s  b3 W" K% x: d4 l9 B, i
    這位大大說得滿有道理的~~推

o_alice

謝謝各位的分享了，學習了

m851055

奈電流量與area相關。若需考量ESD問題，一般ESD Drain contact是Source的4倍以上。

polar11

適當的將source contact to poly距離放大(ex x2) 可以得到比較好的結果

sd5517805

一般在最小rule基础上适当放大，比如最小contact to poly

astrajen

看不懂。我想只是PowerMos應該考慮的是散熱及最大電流吧。最大電流與線寬直接相關，散熱與面積直接相關，應該都有規格表可以参考吧。

alex13

回復 10# semico_ljj
2 {2 ^( Z. N$ S* j2 Q

    小弟問一個蠢問題，Area最小是指Ron相同的前提下嗎?
1 I, W) V" R. u' }感謝先進不吝指點，多謝!

jameslin

正學習POWERMOS的畫法，感謝分享！

930709

看是面積還是效能阿!!
7 B0 z+ ~8 R8 m- F- a% r可以給我一些不同的意見嗎?

photoss

现在急寻power mos画法现在急寻power mos画法

stephen_jjh

各位的这些方法请问有图片作参考吗？？没花过POWERMOS的表示很无奈啊= =

liu.leon

finger,井型, 六角形的畫法,再搭配ESD rule以1:4畫法,

photoss

最近正在研究powermos的畫法,挺受用的,感謝大大分享

spiritpillar

感謝分享感謝分享感謝分享感謝分享