|
我的layout工作,主要就是在畫POWERMOS1 H3 e! \7 P' L+ f8 O" U9 L" M% E: N( ]
工作這幾年間嘗試很多做法,但是一直無法找到
; s# V! f: B; z一個最佳的layout,也可能因為我迷失了,希望可以透過大家的經驗,
, c [% ?* p' N% ~) L0 r激盪出一些新的想法,請大家賜教,謝謝" }+ N1 M z, ^' U# j: W
; v- m. h+ B# f6 @5 j9 E3 A簡單說一下我的心得,5 y; B0 k9 n0 D; f5 d
1.若用MIN的RULE來畫MOS,相同的面積可以得到最大的width,最佳的Ron,最大的電流
+ G: k6 |9 n; z" Z- q; J 但是必須承受ESD是否會對MOS造成破壞,因為DCG為 MIN RULE0 X) [* K4 a% B5 v
2.若為了兼顧ESD則會浪費面積,犧牲Ron: G& q4 m+ C# a5 k7 }
3.若要兩者兼顧,面臨的問題則是 1.ESD rule 要放多大,2.butting contact and source contact 不足 |
|