有人可以分享POWERMOS的畫法嗎

samgu

我的layout工作，主要就是在畫POWERMOS
% U" W; g- h8 P7 W0 c9 g工作這幾年間嘗試很多做法，但是一直無法找到
一個最佳的layout,也可能因為我迷失了，希望可以透過大家的經驗，
激盪出一些新的想法，請大家賜教，謝謝
! B( m( N  M* N& j7 r! b
簡單說一下我的心得，
2 M  ]# h$ \. v. t, U6 X' a; {8 k1.若用MIN的RULE來畫MOS，相同的面積可以得到最大的width，最佳的Ron，最大的電流
, q2 _3 ?4 ?& s9 w5 w& x) V2 u: b6 w   但是必須承受ESD是否會對MOS造成破壞，因為DCG為 MIN RULE
2.若為了兼顧ESD則會浪費面積，犧牲Ron
% X! X2 b7 O# G- i" x4 b/ Q3.若要兩者兼顧，面臨的問題則是 1.ESD rule 要放多大，2.butting contact and source contact 不足

pph_cq

我们一般在最小rule基础上适当放大，比如最小contact to poly是0.4，我们可能会取1，如果觉得太浪费面积，可以用bent gate或waffle结构节省面积。

shangyi

看過finger, waffle, 井型, 六角形的畫法
$ }4 [# m* u& M9 z0 w% X
) a, k7 A+ g( p. D& J1 X那種比較好... 我也不清楚哩!

腳踏

看過finger, waffle, 井型, 六角形的畫法

( a# H4 H! m: Y' L3 [' m0 j' ~  \那種比較好... 我也不清楚哩!
, |$ v9 q) n- P2 v* [* b2 ^- {shangyi 發表於 2010-5-18 01:20 AM

4 p: o: v# F$ n' U1 U( B. D
8 I/ U+ m( V  S  }; N# N6 ~1 @/ K9 |6 t
! T9 `% Q2 U. F8 ?" T4 J    我也想知道那一個比較好
   有人知道嗎

shmiyi

要從製程上研究MOS的變化~~
$ G- S3 f& i3 ], I  x相同製程不家的MOS的參數變化不一~
即代表I-V CURRENT
所以我覺得好像不是看畫法
& T/ `$ |; P- ]4 l3 `8 h要從看MOS的特性去研究~~

jacky_123

感謝你們的分享~~~~~~~~~~~~~~~~~~~

yuany

学习一下～～～~~~~
2 c% a2 i5 A6 t) h. Z' c
呵呵

junxingyu

Nmos放两列cont比较好，Pmos单列就ok啊，如果W比较小还可以另外做ESD

semico_ljj

回復 8# junxingyu
" _# N9 _. V3 Y) j- ^& {0 A& z
; |7 Y* S1 H9 u* Y% D* u這個說法倒是不了解！請問是經驗嗎？

semico_ljj

其實最有效（area最小）的是waffle, 井型, 六角形等，但是要process支持，還要留片驗證！

spiritpillar

感謝分享感謝分享感謝分享感謝分享

photoss

最近正在研究powermos的畫法,挺受用的,感謝大大分享

liu.leon

finger,井型, 六角形的畫法,再搭配ESD rule以1:4畫法,

stephen_jjh

各位的这些方法请问有图片作参考吗？？没花过POWERMOS的表示很无奈啊= =

photoss

现在急寻power mos画法现在急寻power mos画法

930709

看是面積還是效能阿!!
; N8 ^. S- A4 z/ s0 F, L可以給我一些不同的意見嗎?

jameslin

正學習POWERMOS的畫法，感謝分享！

alex13

回復 10# semico_ljj
& v; t- d0 D  O% ]$ o* I3 G
" e* o  I+ [; D9 N) R$ Z8 v5 f
+ z: S6 p2 o1 G1 k2 z: A- s1 E+ }    小弟問一個蠢問題，Area最小是指Ron相同的前提下嗎?
# }& L% i5 X+ T7 y( u感謝先進不吝指點，多謝!

astrajen

看不懂。我想只是PowerMos應該考慮的是散熱及最大電流吧。最大電流與線寬直接相關，散熱與面積直接相關，應該都有規格表可以参考吧。

sd5517805

一般在最小rule基础上适当放大，比如最小contact to poly