有人可以分享POWERMOS的畫法嗎

samgu

我的layout工作，主要就是在畫POWERMOS
' k) g" x! n+ ^& N1 N' {工作這幾年間嘗試很多做法，但是一直無法找到
) Z( p. z9 F) H% c$ u! }一個最佳的layout,也可能因為我迷失了，希望可以透過大家的經驗，
% K8 v4 M+ E) s) N9 [激盪出一些新的想法，請大家賜教，謝謝

簡單說一下我的心得，
1.若用MIN的RULE來畫MOS，相同的面積可以得到最大的width，最佳的Ron，最大的電流
) Q' G" B4 K9 x0 B6 |! X4 M   但是必須承受ESD是否會對MOS造成破壞，因為DCG為 MIN RULE
2.若為了兼顧ESD則會浪費面積，犧牲Ron
3.若要兩者兼顧，面臨的問題則是 1.ESD rule 要放多大，2.butting contact and source contact 不足